Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_main__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	152093	1			T74	74		T76	8		T79	14
values[2]	3651	1			T74	3		T508	2		T405	1
values[3]	1635	1			T416	1		T803	1		T447	45
values[4]	1213	1			T416	1		T803	1		T447	31
values[5]	1000	1			T416	1		T803	1		T447	13
values[6]	891	1			T416	1		T803	1		T447	6
values[7]	761	1			T416	1		T803	1		T601	34
values[8]	677	1			T416	1		T803	1		T601	13
values[9]	580	1			T416	1		T803	1		T601	35
values[10]	415	1			T416	1		T803	1		T601	31
values[11]	351	1			T416	1		T803	1		T601	25
values[12]	341	1			T416	1		T803	1		T601	37
values[13]	284	1			T416	1		T803	1		T601	13
values[14]	276	1			T416	1		T803	1		T601	18
values[15]	249	1			T416	1		T803	1		T601	7
values[16]	204	1			T416	1		T803	1		T808	1
values[17]	221	1			T416	1		T803	1		T808	1
values[18]	219	1			T416	1		T803	1		T808	1
values[19]	222	1			T416	1		T803	1		T808	1
values[20]	147	1			T416	1		T803	1		T808	1
values[21]	188	1			T416	1		T803	1		T808	1
values[22]	163	1			T416	1		T803	1		T808	1
values[23]	150	1			T416	1		T803	1		T808	1
values[24]	134	1			T416	1		T803	1		T808	1
values[25]	107	1			T416	1		T803	1		T808	1
values[26]	102	1			T416	1		T803	1		T808	1
values[27]	102	1			T416	1		T803	1		T808	1
values[28]	108	1			T416	1		T803	1		T808	1
values[29]	110	1			T416	1		T803	1		T808	1
values[30]	80	1			T416	1		T803	1		T808	1
values[31]	55	1			T416	1		T803	1		T808	1
values[32]	52	1			T416	1		T803	1		T808	1
values[33]	49	1			T416	1		T803	1		T808	1
values[34]	48	1			T416	1		T803	1		T808	1
values[35]	51	1			T416	1		T803	1		T808	1
values[36]	75	1			T416	1		T803	1		T808	1
values[37]	84	1			T416	1		T803	1		T808	1
values[38]	82	1			T416	1		T803	1		T808	1
values[39]	60	1			T416	1		T803	1		T808	1
values[40]	54	1			T416	1		T803	1		T808	1
values[41]	45	1			T416	1		T803	1		T808	1
values[42]	55	1			T416	1		T803	1		T808	1
values[43]	56	1			T416	1		T803	1		T808	1
values[44]	57	1			T416	1		T803	1		T808	1
values[45]	54	1			T416	1		T803	1		T808	1
values[46]	47	1			T416	1		T803	1		T808	1
values[47]	38	1			T416	1		T803	1		T808	1
values[48]	43	1			T416	1		T803	1		T808	1
values[49]	44	1			T416	1		T803	1		T808	1
values[50]	40	1			T416	1		T803	1		T808	1
values[51]	38	1			T416	1		T803	1		T808	1
values[52]	39	1			T416	1		T803	1		T808	1
values[53]	45	1			T416	1		T803	1		T808	1
values[54]	47	1			T416	1		T803	1		T808	1
values[55]	43	1			T416	1		T803	1		T808	1
values[56]	41	1			T416	1		T803	1		T808	1
values[57]	37	1			T416	1		T803	1		T808	1
values[58]	48	1			T416	1		T803	1		T808	1
values[59]	37	1			T416	1		T803	1		T808	1
values[60]	44	1			T416	1		T803	1		T808	1
values[61]	43	1			T416	1		T803	1		T808	1
values[62]	47	1			T416	1		T803	1		T808	1
values[63]	42	1			T416	1		T803	1		T808	1
values[64]	49	1			T416	1		T803	1		T808	1
values[65]	46	1			T416	1		T803	1		T808	1
values[66]	47	1			T416	1		T803	1		T808	1
values[67]	40	1			T416	1		T803	1		T808	1
values[68]	36	1			T416	1		T803	1		T808	1
values[69]	42	1			T416	1		T803	1		T808	1
values[70]	49	1			T416	1		T803	1		T808	1
values[71]	44	1			T416	1		T803	1		T808	1
values[72]	42	1			T416	1		T803	1		T808	1
values[73]	48	1			T416	1		T803	1		T808	1
values[74]	50	1			T416	1		T803	1		T808	1
values[75]	49	1			T416	1		T803	1		T808	1
values[76]	43	1			T416	1		T803	1		T808	1
values[77]	40	1			T416	1		T803	1		T808	1
values[78]	39	1			T416	1		T803	1		T808	1
values[79]	51	1			T416	1		T803	1		T808	1
values[80]	45	1			T416	1		T803	1		T808	1
values[81]	35	1			T416	1		T803	1		T808	1
values[82]	42	1			T416	1		T803	1		T808	1
values[83]	42	1			T416	1		T803	1		T808	1
values[84]	47	1			T416	1		T803	1		T808	1
values[85]	54	1			T416	1		T803	1		T808	1
values[86]	51	1			T416	1		T803	1		T808	1
values[87]	50	1			T416	1		T803	1		T808	1
values[88]	71	1			T416	1		T803	1		T808	1
values[89]	59	1			T416	1		T803	1		T808	1
values[90]	61	1			T416	1		T803	1		T808	1
values[91]	72	1			T416	1		T803	1		T808	1
values[92]	57	1			T416	1		T803	1		T808	1
values[93]	69	1			T416	1		T803	1		T808	1
values[94]	53	1			T416	1		T803	1		T808	1
values[95]	62	1			T416	1		T803	1		T808	1
values[96]	69	1			T416	1		T803	1		T808	1
values[97]	54	1			T416	1		T803	1		T808	1
values[98]	68	1			T416	1		T803	1		T808	1
values[99]	58	1			T416	1		T803	1		T808	1
values[100]	61	1			T416	1		T803	1		T808	1
values[101]	65	1			T416	1		T803	1		T808	1
values[102]	62	1			T416	1		T803	1		T808	1
values[103]	76	1			T416	2		T803	1		T808	1
values[104]	84	1			T416	1		T803	1		T808	1
values[105]	67	1			T416	4		T803	1		T808	1
values[106]	76	1			T416	1		T803	1		T808	1
values[107]	64	1			T416	2		T803	1		T808	1
values[108]	65	1			T416	2		T803	1		T808	1
values[109]	79	1			T416	3		T803	1		T808	1
values[110]	66	1			T416	5		T803	1		T808	1
values[111]	71	1			T416	4		T803	2		T808	1
values[112]	77	1			T416	2		T803	3		T808	1
values[113]	76	1			T416	3		T803	2		T808	1
values[114]	79	1			T416	3		T803	1		T808	1
values[115]	75	1			T416	6		T803	1		T808	1
values[116]	85	1			T416	5		T803	4		T808	1
values[117]	72	1			T416	2		T803	2		T808	1
values[118]	70	1			T416	1		T803	7		T808	1
values[119]	65	1			T416	1		T803	7		T808	4
values[120]	77	1			T416	2		T803	4		T808	6
values[121]	74	1			T416	2		T803	1		T808	1
values[122]	77	1			T416	2		T803	1		T808	1
values[123]	88	1			T416	2		T803	2		T808	3
values[124]	166	1			T416	3		T803	1		T808	1
values[125]	303	1			T416	1		T803	2		T808	1
values[126]	650	1			T416	15		T803	15		T808	9
values[127]	2148	1			T416	103		T803	116		T808	92
values[128]	3959	1			T416	198		T803	189		T808	217