Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sysrst_ctrl_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	133487	1			T74	84		T76	4		T78	7
values[2]	9597	1			T74	5		T78	1		T79	2
values[3]	3655	1			T80	16		T405	4		T416	1
values[4]	2221	1			T80	10		T405	1		T416	1
values[5]	1433	1			T80	17		T405	2		T416	1
values[6]	1023	1			T80	11		T405	4		T416	1
values[7]	825	1			T80	14		T405	6		T416	1
values[8]	604	1			T80	13		T405	9		T416	1
values[9]	499	1			T80	9		T405	1		T416	1
values[10]	450	1			T80	24		T405	2		T416	1
values[11]	440	1			T80	24		T405	3		T416	1
values[12]	362	1			T80	8		T405	2		T416	1
values[13]	328	1			T80	9		T405	5		T416	1
values[14]	365	1			T80	25		T405	3		T416	1
values[15]	327	1			T80	15		T405	2		T416	1
values[16]	351	1			T80	17		T405	12		T416	1
values[17]	378	1			T80	12		T405	19		T416	1
values[18]	385	1			T80	14		T405	11		T416	1
values[19]	320	1			T80	17		T405	7		T416	1
values[20]	351	1			T80	17		T405	2		T416	1
values[21]	350	1			T80	22		T405	4		T416	1
values[22]	388	1			T80	31		T405	2		T416	1
values[23]	352	1			T80	10		T405	2		T416	1
values[24]	336	1			T80	15		T405	1		T416	1
values[25]	371	1			T80	12		T405	2		T416	1
values[26]	325	1			T80	8		T405	1		T416	1
values[27]	265	1			T80	9		T405	1		T416	1
values[28]	279	1			T80	6		T405	1		T416	1
values[29]	356	1			T80	16		T405	2		T416	1
values[30]	324	1			T80	17		T405	2		T416	1
values[31]	322	1			T80	8		T405	2		T416	1
values[32]	303	1			T80	16		T405	3		T416	1
values[33]	346	1			T80	25		T405	3		T416	1
values[34]	319	1			T80	12		T405	2		T416	1
values[35]	371	1			T80	20		T405	2		T416	1
values[36]	298	1			T80	10		T405	3		T416	1
values[37]	322	1			T80	10		T405	1		T416	1
values[38]	332	1			T80	10		T405	1		T416	1
values[39]	320	1			T80	16		T405	2		T416	1
values[40]	306	1			T80	27		T405	2		T416	1
values[41]	298	1			T80	19		T405	4		T416	1
values[42]	311	1			T80	29		T405	3		T416	1
values[43]	274	1			T80	14		T405	2		T416	1
values[44]	316	1			T80	10		T405	1		T416	1
values[45]	296	1			T80	14		T405	3		T416	1
values[46]	228	1			T80	10		T405	5		T416	1
values[47]	255	1			T80	15		T405	2		T416	1
values[48]	291	1			T80	15		T405	1		T416	1
values[49]	302	1			T80	17		T405	1		T416	1
values[50]	272	1			T80	17		T405	4		T416	1
values[51]	288	1			T80	13		T405	7		T416	1
values[52]	270	1			T80	4		T405	1		T416	1
values[53]	256	1			T80	6		T405	3		T416	1
values[54]	264	1			T80	6		T405	5		T416	1
values[55]	285	1			T80	5		T405	6		T416	1
values[56]	258	1			T80	8		T405	3		T416	1
values[57]	240	1			T80	3		T405	4		T416	1
values[58]	302	1			T80	22		T405	2		T416	1
values[59]	282	1			T80	30		T405	2		T416	1
values[60]	233	1			T80	1		T405	3		T416	1
values[61]	197	1			T405	4		T416	2		T805	10
values[62]	204	1			T405	1		T416	1		T805	11
values[63]	206	1			T405	2		T416	1		T805	21
values[64]	200	1			T405	1		T416	1		T805	17
values[65]	177	1			T405	5		T416	1		T805	8
values[66]	161	1			T405	1		T416	1		T808	1
values[67]	135	1			T405	2		T416	1		T808	1
values[68]	84	1			T405	1		T416	1		T808	1
values[69]	110	1			T405	5		T416	1		T808	1
values[70]	120	1			T405	2		T416	1		T808	1
values[71]	100	1			T405	2		T416	1		T808	1
values[72]	124	1			T405	5		T416	1		T808	1
values[73]	92	1			T405	2		T416	1		T808	1
values[74]	82	1			T405	2		T416	1		T808	1
values[75]	82	1			T405	4		T416	1		T808	1
values[76]	56	1			T405	1		T416	1		T808	1
values[77]	56	1			T405	1		T416	1		T808	1
values[78]	49	1			T405	2		T416	1		T808	1
values[79]	55	1			T405	1		T416	1		T808	1
values[80]	41	1			T405	3		T416	1		T808	1
values[81]	59	1			T405	8		T416	1		T808	2
values[82]	68	1			T405	6		T416	1		T808	1
values[83]	58	1			T405	6		T416	1		T808	1
values[84]	62	1			T405	2		T416	1		T808	1
values[85]	59	1			T405	5		T416	1		T808	1
values[86]	65	1			T405	4		T416	1		T808	1
values[87]	63	1			T405	8		T416	1		T808	1
values[88]	59	1			T405	7		T416	1		T808	1
values[89]	62	1			T405	5		T416	1		T808	2
values[90]	58	1			T405	4		T416	1		T808	5
values[91]	66	1			T405	7		T416	1		T808	9
values[92]	67	1			T405	10		T416	1		T808	1
values[93]	69	1			T405	4		T416	1		T808	3
values[94]	50	1			T405	4		T416	1		T808	2
values[95]	54	1			T405	1		T416	1		T808	5
values[96]	50	1			T416	1		T808	3		T804	2
values[97]	64	1			T416	1		T808	4		T804	2
values[98]	58	1			T416	1		T808	4		T804	2
values[99]	49	1			T416	1		T808	1		T804	2
values[100]	68	1			T416	1		T808	3		T804	2
values[101]	61	1			T416	1		T808	3		T804	2
values[102]	68	1			T416	1		T808	3		T804	2
values[103]	60	1			T416	1		T808	3		T804	2
values[104]	63	1			T416	1		T808	2		T804	2
values[105]	65	1			T416	1		T808	6		T804	2
values[106]	58	1			T416	1		T808	1		T804	2
values[107]	45	1			T416	1		T808	2		T804	2
values[108]	68	1			T416	1		T808	4		T804	2
values[109]	64	1			T416	1		T808	5		T804	4
values[110]	62	1			T416	1		T808	2		T804	4
values[111]	64	1			T416	1		T808	4		T804	2
values[112]	58	1			T416	1		T808	2		T804	5
values[113]	57	1			T416	1		T808	1		T804	4
values[114]	62	1			T416	1		T808	2		T804	4
values[115]	64	1			T416	2		T808	1		T804	3
values[116]	73	1			T416	1		T808	2		T804	2
values[117]	58	1			T416	2		T808	2		T804	5
values[118]	63	1			T416	2		T808	2		T804	8
values[119]	67	1			T416	1		T808	3		T804	3
values[120]	63	1			T416	1		T808	4		T804	2
values[121]	64	1			T416	1		T808	1		T804	3
values[122]	61	1			T416	1		T808	1		T804	5
values[123]	70	1			T416	1		T808	2		T804	5
values[124]	55	1			T416	1		T808	1		T804	3
values[125]	64	1			T416	3		T808	1		T804	3
values[126]	119	1			T416	3		T808	4		T804	3
values[127]	831	1			T416	37		T808	26		T804	69
values[128]	7425	1			T416	391		T808	271		T804	635