Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.otp_ctrl__prim_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	140476	1			T76	13		T77	7		T78	10
values[2]	8950	1			T78	1		T82	1		T225	1
values[3]	3322	1			T82	1		T443	1		T536	1
values[4]	1997	1			T82	1		T536	1		T453	6
values[5]	1319	1			T82	1		T536	1		T453	8
values[6]	878	1			T82	1		T536	1		T453	5
values[7]	800	1			T82	1		T536	1		T453	9
values[8]	561	1			T82	1		T536	1		T453	10
values[9]	495	1			T82	1		T536	1		T453	14
values[10]	387	1			T82	1		T536	1		T453	3
values[11]	377	1			T82	1		T536	1		T453	6
values[12]	304	1			T82	1		T536	1		T453	3
values[13]	285	1			T82	1		T536	1		T453	5
values[14]	311	1			T82	1		T536	1		T453	12
values[15]	295	1			T82	1		T536	1		T453	12
values[16]	287	1			T82	1		T536	1		T453	5
values[17]	248	1			T82	1		T536	1		T453	4
values[18]	302	1			T82	1		T536	1		T453	3
values[19]	282	1			T82	1		T536	1		T453	9
values[20]	223	1			T82	1		T536	1		T453	5
values[21]	244	1			T82	1		T536	1		T453	4
values[22]	264	1			T82	1		T536	1		T453	6
values[23]	298	1			T82	1		T536	1		T453	7
values[24]	251	1			T82	1		T536	1		T453	7
values[25]	223	1			T82	1		T536	1		T453	16
values[26]	270	1			T82	1		T536	1		T453	14
values[27]	267	1			T82	1		T536	1		T453	10
values[28]	260	1			T82	1		T536	1		T453	6
values[29]	293	1			T82	2		T536	1		T453	7
values[30]	245	1			T82	1		T536	1		T453	9
values[31]	265	1			T82	1		T536	1		T453	9
values[32]	312	1			T82	1		T536	1		T453	8
values[33]	265	1			T82	1		T536	1		T453	14
values[34]	263	1			T82	1		T536	1		T453	4
values[35]	277	1			T82	1		T536	1		T453	8
values[36]	238	1			T82	1		T536	2		T453	6
values[37]	234	1			T82	1		T536	1		T453	5
values[38]	256	1			T82	1		T536	1		T453	4
values[39]	224	1			T82	1		T536	1		T453	6
values[40]	242	1			T82	1		T536	1		T453	8
values[41]	199	1			T82	1		T536	1		T453	9
values[42]	228	1			T82	1		T536	1		T453	11
values[43]	282	1			T82	1		T536	1		T453	7
values[44]	240	1			T82	1		T536	1		T453	16
values[45]	212	1			T82	1		T536	1		T453	8
values[46]	232	1			T82	1		T536	1		T453	6
values[47]	216	1			T82	1		T536	2		T453	9
values[48]	211	1			T82	1		T536	1		T453	9
values[49]	208	1			T82	1		T536	1		T453	7
values[50]	237	1			T82	1		T536	1		T453	7
values[51]	251	1			T82	1		T536	1		T453	6
values[52]	281	1			T82	1		T536	1		T453	4
values[53]	270	1			T82	1		T536	1		T453	8
values[54]	247	1			T82	1		T536	1		T453	7
values[55]	314	1			T82	1		T536	1		T453	5
values[56]	226	1			T82	1		T536	1		T453	14
values[57]	199	1			T82	1		T536	1		T453	7
values[58]	195	1			T82	1		T536	1		T453	8
values[59]	197	1			T82	1		T536	1		T453	7
values[60]	189	1			T82	1		T536	1		T453	1
values[61]	167	1			T82	1		T536	1		T808	1
values[62]	194	1			T82	1		T536	1		T808	1
values[63]	180	1			T82	1		T536	1		T808	1
values[64]	219	1			T82	1		T536	1		T808	1
values[65]	157	1			T82	1		T536	1		T808	1
values[66]	150	1			T82	1		T536	1		T808	1
values[67]	176	1			T82	1		T536	1		T808	1
values[68]	154	1			T82	1		T536	1		T808	1
values[69]	129	1			T82	1		T536	1		T808	1
values[70]	139	1			T82	1		T536	1		T808	1
values[71]	112	1			T82	1		T536	1		T808	1
values[72]	119	1			T82	1		T536	1		T808	1
values[73]	100	1			T82	1		T536	1		T808	1
values[74]	107	1			T82	1		T536	1		T808	1
values[75]	87	1			T82	1		T536	1		T808	1
values[76]	87	1			T82	1		T536	1		T808	1
values[77]	124	1			T82	1		T536	1		T808	1
values[78]	107	1			T82	1		T536	1		T808	1
values[79]	88	1			T82	1		T536	1		T808	1
values[80]	69	1			T82	1		T536	1		T808	1
values[81]	88	1			T82	1		T536	1		T808	1
values[82]	103	1			T82	1		T536	1		T808	1
values[83]	100	1			T82	1		T536	1		T808	1
values[84]	72	1			T82	1		T536	1		T808	1
values[85]	96	1			T82	1		T536	1		T808	1
values[86]	72	1			T82	1		T536	2		T808	1
values[87]	70	1			T82	2		T536	1		T808	1
values[88]	77	1			T82	1		T536	1		T808	3
values[89]	79	1			T82	1		T536	1		T808	3
values[90]	72	1			T82	1		T536	1		T808	5
values[91]	69	1			T82	1		T536	1		T808	3
values[92]	79	1			T82	1		T536	1		T808	2
values[93]	55	1			T82	1		T536	1		T808	2
values[94]	69	1			T82	1		T536	1		T808	1
values[95]	59	1			T82	1		T536	1		T808	1
values[96]	74	1			T82	1		T536	1		T808	1
values[97]	78	1			T82	1		T536	1		T808	6
values[98]	70	1			T82	1		T536	1		T808	1
values[99]	89	1			T82	1		T536	1		T808	3
values[100]	67	1			T82	1		T536	1		T808	3
values[101]	64	1			T82	1		T536	2		T808	3
values[102]	92	1			T82	1		T536	5		T808	1
values[103]	82	1			T82	1		T536	2		T808	1
values[104]	85	1			T82	1		T536	3		T808	1
values[105]	77	1			T82	1		T536	2		T808	1
values[106]	80	1			T82	1		T536	1		T808	1
values[107]	60	1			T82	1		T536	1		T808	3
values[108]	83	1			T82	1		T536	4		T808	1
values[109]	72	1			T82	1		T536	3		T808	4
values[110]	77	1			T82	1		T536	5		T808	2
values[111]	83	1			T82	1		T536	2		T808	2
values[112]	69	1			T82	2		T536	1		T808	2
values[113]	86	1			T82	2		T536	2		T808	6
values[114]	78	1			T82	2		T536	2		T808	6
values[115]	76	1			T82	4		T536	1		T808	1
values[116]	70	1			T82	1		T536	3		T808	4
values[117]	71	1			T82	1		T536	1		T808	2
values[118]	62	1			T82	1		T536	4		T808	1
values[119]	60	1			T82	1		T536	1		T808	2
values[120]	56	1			T82	2		T536	1		T808	1
values[121]	53	1			T82	1		T536	2		T808	1
values[122]	59	1			T82	1		T536	2		T808	2
values[123]	42	1			T82	4		T536	1		T808	3
values[124]	45	1			T82	2		T536	2		T808	2
values[125]	65	1			T82	3		T536	1		T808	1
values[126]	90	1			T82	1		T536	2		T808	5
values[127]	690	1			T82	34		T536	33		T808	33
values[128]	6057	1			T82	316		T536	339		T808	271