Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.pwrmgr_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139131	1			T76	4		T77	11		T78	20
values[2]	9224	1			T77	1		T78	1		T540	1
values[3]	3403	1			T538	1		T443	1		T543	101
values[4]	1980	1			T543	89		T536	2		T453	78
values[5]	1273	1			T543	42		T536	2		T453	50
values[6]	853	1			T543	7		T536	2		T453	43
values[7]	634	1			T543	2		T536	2		T453	42
values[8]	628	1			T536	2		T453	28		T797	15
values[9]	532	1			T536	2		T453	19		T797	10
values[10]	473	1			T536	2		T453	42		T797	1
values[11]	406	1			T536	2		T453	38		T800	1
values[12]	327	1			T536	2		T453	24		T800	1
values[13]	304	1			T536	2		T453	32		T800	1
values[14]	263	1			T536	2		T453	17		T800	1
values[15]	279	1			T536	2		T453	19		T800	1
values[16]	249	1			T536	2		T453	27		T800	1
values[17]	258	1			T536	2		T453	26		T800	1
values[18]	252	1			T536	2		T453	17		T800	1
values[19]	267	1			T536	2		T453	30		T800	1
values[20]	254	1			T536	2		T453	19		T800	1
values[21]	248	1			T536	2		T453	14		T800	1
values[22]	218	1			T536	2		T453	10		T800	1
values[23]	218	1			T536	2		T453	11		T800	1
values[24]	264	1			T536	2		T453	8		T800	1
values[25]	232	1			T536	2		T453	9		T800	1
values[26]	227	1			T536	2		T453	17		T800	1
values[27]	212	1			T536	2		T453	15		T800	1
values[28]	220	1			T536	2		T453	8		T800	1
values[29]	241	1			T536	2		T453	17		T800	1
values[30]	266	1			T536	2		T453	15		T800	1
values[31]	228	1			T536	2		T453	17		T800	1
values[32]	212	1			T536	2		T453	20		T800	1
values[33]	227	1			T536	2		T453	28		T800	1
values[34]	217	1			T536	2		T453	20		T800	1
values[35]	221	1			T536	2		T453	21		T800	1
values[36]	257	1			T536	2		T453	13		T800	1
values[37]	232	1			T536	2		T453	15		T800	1
values[38]	261	1			T536	2		T453	13		T800	1
values[39]	250	1			T536	2		T453	12		T800	1
values[40]	227	1			T536	2		T453	11		T800	1
values[41]	217	1			T536	2		T453	11		T800	1
values[42]	201	1			T536	2		T453	14		T800	1
values[43]	212	1			T536	2		T453	14		T800	1
values[44]	252	1			T536	2		T453	18		T800	1
values[45]	244	1			T536	2		T453	27		T800	1
values[46]	216	1			T536	2		T453	14		T800	1
values[47]	203	1			T536	2		T453	25		T800	1
values[48]	211	1			T536	2		T453	25		T800	1
values[49]	212	1			T536	2		T453	15		T800	1
values[50]	200	1			T536	2		T453	18		T800	1
values[51]	182	1			T536	2		T453	10		T800	1
values[52]	207	1			T536	2		T453	9		T800	1
values[53]	209	1			T536	2		T453	11		T800	1
values[54]	165	1			T536	2		T453	10		T800	1
values[55]	146	1			T536	2		T453	16		T800	1
values[56]	162	1			T536	2		T453	14		T800	1
values[57]	186	1			T536	2		T453	28		T800	1
values[58]	154	1			T536	2		T453	13		T800	1
values[59]	136	1			T536	2		T453	15		T800	1
values[60]	186	1			T536	2		T453	14		T800	1
values[61]	157	1			T536	2		T453	19		T800	1
values[62]	154	1			T536	2		T453	8		T800	1
values[63]	170	1			T536	2		T453	9		T800	1
values[64]	212	1			T536	2		T800	1		T454	1
values[65]	161	1			T536	2		T800	1		T454	1
values[66]	97	1			T536	2		T800	1		T454	1
values[67]	103	1			T536	2		T800	1		T454	1
values[68]	90	1			T536	2		T800	1		T454	1
values[69]	135	1			T536	2		T800	1		T454	1
values[70]	73	1			T536	2		T800	1		T454	1
values[71]	91	1			T536	2		T800	1		T454	1
values[72]	76	1			T536	2		T800	1		T454	1
values[73]	68	1			T536	2		T800	1		T454	1
values[74]	54	1			T536	2		T800	1		T454	1
values[75]	76	1			T536	2		T800	1		T454	1
values[76]	47	1			T536	2		T800	1		T454	1
values[77]	74	1			T536	2		T800	1		T454	1
values[78]	55	1			T536	2		T800	1		T454	1
values[79]	39	1			T536	2		T800	1		T454	1
values[80]	37	1			T536	2		T800	1		T454	1
values[81]	45	1			T536	2		T800	1		T454	1
values[82]	46	1			T536	2		T800	1		T454	1
values[83]	38	1			T536	2		T800	1		T454	1
values[84]	51	1			T536	3		T800	1		T454	1
values[85]	52	1			T536	2		T800	1		T454	1
values[86]	48	1			T536	2		T800	1		T454	1
values[87]	58	1			T536	2		T800	1		T454	6
values[88]	41	1			T536	2		T800	1		T454	1
values[89]	47	1			T536	2		T800	1		T454	2
values[90]	44	1			T536	2		T800	1		T454	1
values[91]	54	1			T536	2		T800	1		T454	3
values[92]	65	1			T536	2		T800	1		T454	1
values[93]	75	1			T536	2		T800	1		T454	7
values[94]	69	1			T536	2		T800	1		T454	1
values[95]	79	1			T536	2		T800	1		T454	7
values[96]	74	1			T536	2		T800	1		T454	2
values[97]	55	1			T536	2		T800	1		T454	5
values[98]	54	1			T536	2		T800	1		T454	3
values[99]	58	1			T536	2		T800	1		T454	5
values[100]	55	1			T536	2		T800	1		T454	1
values[101]	61	1			T536	2		T800	1		T454	4
values[102]	43	1			T536	2		T800	2		T454	2
values[103]	51	1			T536	2		T800	4		T454	1
values[104]	56	1			T536	2		T800	1		T454	7
values[105]	56	1			T536	2		T800	1		T454	2
values[106]	56	1			T536	2		T800	2		T454	3
values[107]	75	1			T536	2		T800	2		T454	2
values[108]	57	1			T536	2		T800	1		T454	3
values[109]	61	1			T536	2		T800	3		T454	1
values[110]	60	1			T536	2		T800	1		T454	1
values[111]	69	1			T536	2		T800	1		T454	1
values[112]	62	1			T536	2		T800	3		T454	1
values[113]	48	1			T536	2		T800	2		T454	6
values[114]	71	1			T536	2		T800	4		T454	2
values[115]	66	1			T536	2		T800	1		T454	1
values[116]	65	1			T536	2		T800	3		T454	3
values[117]	59	1			T536	2		T800	1		T454	3
values[118]	66	1			T536	2		T800	2		T454	1
values[119]	51	1			T536	2		T800	4		T454	3
values[120]	52	1			T536	2		T800	4		T454	2
values[121]	57	1			T536	2		T800	1		T454	2
values[122]	56	1			T536	3		T800	3		T454	3
values[123]	53	1			T536	2		T800	4		T454	1
values[124]	61	1			T536	7		T800	2		T454	1
values[125]	63	1			T536	3		T800	1		T454	2
values[126]	78	1			T536	5		T800	2		T454	3
values[127]	712	1			T536	56		T800	22		T454	31
values[128]	6802	1			T536	561		T800	287		T454	246