Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rom_ctrl__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	158768	1			T76	9		T77	7		T78	13
values[2]	5144	1			T225	2		T538	2		T534	1
values[3]	2437	1			T439	21		T557	1		T800	1
values[4]	1741	1			T439	22		T800	1		T522	25
values[5]	1459	1			T439	8		T800	1		T522	26
values[6]	1146	1			T439	1		T800	1		T522	22
values[7]	998	1			T800	1		T522	5		T809	1
values[8]	935	1			T800	1		T522	1		T809	1
values[9]	786	1			T800	1		T809	1		T790	1
values[10]	642	1			T800	1		T809	1		T790	1
values[11]	625	1			T800	1		T809	1		T790	1
values[12]	702	1			T800	1		T809	1		T790	1
values[13]	674	1			T800	1		T809	1		T790	1
values[14]	563	1			T800	1		T809	1		T790	1
values[15]	615	1			T800	1		T809	1		T790	1
values[16]	568	1			T800	1		T809	1		T790	1
values[17]	571	1			T800	1		T809	1		T790	1
values[18]	517	1			T800	1		T809	1		T790	1
values[19]	409	1			T800	1		T809	1		T790	1
values[20]	375	1			T800	1		T809	1		T790	1
values[21]	378	1			T800	1		T809	1		T790	1
values[22]	365	1			T800	1		T809	1		T790	1
values[23]	359	1			T800	1		T809	1		T790	1
values[24]	285	1			T800	1		T809	1		T790	1
values[25]	250	1			T800	1		T809	1		T790	1
values[26]	215	1			T800	1		T809	1		T790	1
values[27]	204	1			T800	1		T809	1		T790	1
values[28]	174	1			T800	1		T809	1		T790	1
values[29]	136	1			T800	1		T809	1		T790	1
values[30]	142	1			T800	1		T809	1		T790	1
values[31]	140	1			T800	1		T809	1		T790	1
values[32]	85	1			T800	1		T809	1		T790	1
values[33]	91	1			T800	1		T809	1		T790	1
values[34]	98	1			T800	1		T809	1		T790	1
values[35]	139	1			T800	1		T809	1		T790	1
values[36]	173	1			T800	1		T809	1		T790	1
values[37]	175	1			T800	1		T809	1		T790	1
values[38]	146	1			T800	1		T809	1		T790	1
values[39]	133	1			T800	1		T809	1		T790	1
values[40]	111	1			T800	1		T809	1		T790	1
values[41]	76	1			T800	1		T809	1		T790	1
values[42]	65	1			T800	1		T809	1		T790	1
values[43]	82	1			T800	1		T809	1		T790	1
values[44]	59	1			T800	1		T809	1		T790	1
values[45]	41	1			T800	1		T809	1		T790	1
values[46]	38	1			T800	1		T809	1		T790	1
values[47]	43	1			T800	1		T809	1		T790	1
values[48]	37	1			T800	1		T809	1		T790	1
values[49]	39	1			T800	1		T809	1		T790	1
values[50]	42	1			T800	1		T809	1		T790	1
values[51]	40	1			T800	1		T809	1		T790	1
values[52]	40	1			T800	1		T809	1		T790	1
values[53]	43	1			T800	1		T809	1		T790	1
values[54]	44	1			T800	1		T809	1		T790	1
values[55]	38	1			T800	1		T809	1		T790	1
values[56]	42	1			T800	1		T809	1		T790	1
values[57]	35	1			T800	1		T809	1		T790	1
values[58]	43	1			T800	1		T809	1		T790	1
values[59]	39	1			T800	1		T809	1		T790	1
values[60]	39	1			T800	1		T809	1		T790	1
values[61]	39	1			T800	1		T809	1		T790	1
values[62]	43	1			T800	1		T809	1		T790	1
values[63]	43	1			T800	1		T809	1		T790	1
values[64]	37	1			T800	1		T809	1		T790	1
values[65]	43	1			T800	1		T809	1		T790	1
values[66]	44	1			T800	1		T809	1		T790	1
values[67]	65	1			T800	1		T809	1		T790	1
values[68]	61	1			T800	1		T809	1		T790	1
values[69]	50	1			T800	1		T809	1		T790	1
values[70]	48	1			T800	1		T809	1		T790	1
values[71]	46	1			T800	1		T809	1		T790	1
values[72]	52	1			T800	1		T809	1		T790	1
values[73]	44	1			T800	1		T809	1		T790	1
values[74]	39	1			T800	1		T809	1		T790	1
values[75]	41	1			T800	1		T809	1		T790	1
values[76]	51	1			T800	1		T809	1		T790	1
values[77]	36	1			T800	1		T809	1		T790	1
values[78]	40	1			T800	1		T809	1		T790	1
values[79]	49	1			T800	1		T809	1		T790	1
values[80]	61	1			T800	1		T809	1		T790	1
values[81]	54	1			T800	1		T809	1		T790	1
values[82]	60	1			T800	1		T809	1		T790	1
values[83]	45	1			T800	1		T809	1		T790	1
values[84]	50	1			T800	1		T809	1		T790	1
values[85]	58	1			T800	1		T809	2		T790	1
values[86]	53	1			T800	1		T809	1		T790	1
values[87]	67	1			T800	1		T809	3		T790	1
values[88]	66	1			T800	1		T809	4		T790	1
values[89]	71	1			T800	1		T809	5		T790	1
values[90]	62	1			T800	1		T809	2		T790	1
values[91]	64	1			T800	1		T809	3		T790	1
values[92]	57	1			T800	1		T809	2		T790	1
values[93]	68	1			T800	1		T809	5		T790	1
values[94]	49	1			T800	1		T809	1		T790	1
values[95]	52	1			T800	1		T809	2		T790	1
values[96]	54	1			T800	1		T809	3		T790	1
values[97]	60	1			T800	1		T809	5		T790	1
values[98]	61	1			T800	1		T809	6		T790	1
values[99]	49	1			T800	1		T809	1		T790	1
values[100]	57	1			T800	1		T809	1		T790	1
values[101]	58	1			T800	2		T809	1		T790	1
values[102]	62	1			T800	2		T809	1		T790	1
values[103]	62	1			T800	2		T809	2		T790	1
values[104]	65	1			T800	1		T809	1		T790	1
values[105]	65	1			T800	2		T809	2		T790	1
values[106]	74	1			T800	5		T809	2		T790	3
values[107]	78	1			T800	2		T809	3		T790	3
values[108]	73	1			T800	3		T809	2		T790	2
values[109]	74	1			T800	2		T809	3		T790	1
values[110]	62	1			T800	1		T809	1		T790	1
values[111]	79	1			T800	2		T809	2		T790	2
values[112]	66	1			T800	2		T809	2		T790	2
values[113]	65	1			T800	1		T809	2		T790	2
values[114]	56	1			T800	1		T809	2		T790	1
values[115]	59	1			T800	1		T809	6		T790	2
values[116]	66	1			T800	3		T809	5		T790	1
values[117]	71	1			T800	1		T809	1		T790	1
values[118]	62	1			T800	2		T809	2		T790	1
values[119]	67	1			T800	1		T809	2		T790	1
values[120]	74	1			T800	2		T809	2		T790	2
values[121]	67	1			T800	1		T809	1		T790	2
values[122]	87	1			T800	1		T809	2		T790	3
values[123]	94	1			T800	1		T809	2		T790	3
values[124]	111	1			T800	1		T809	1		T790	1
values[125]	201	1			T800	3		T809	5		T790	3
values[126]	531	1			T800	12		T809	14		T790	9
values[127]	3116	1			T800	112		T809	114		T790	132
values[128]	6034	1			T800	194		T809	199		T790	226