Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rv_timer_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	147750	1			T76	4		T77	7		T78	10
values[2]	10850	1			T82	2		T225	1		T423	205
values[3]	3769	1			T82	2		T423	100		T675	18
values[4]	2074	1			T82	2		T423	83		T675	17
values[5]	1194	1			T82	2		T423	66		T675	7
values[6]	895	1			T82	2		T423	33		T675	4
values[7]	756	1			T82	2		T423	35		T675	27
values[8]	678	1			T82	2		T423	30		T675	40
values[9]	593	1			T82	2		T423	35		T675	40
values[10]	525	1			T82	2		T423	23		T675	26
values[11]	484	1			T82	2		T423	41		T675	25
values[12]	443	1			T82	2		T423	47		T675	6
values[13]	500	1			T82	2		T423	73		T675	1
values[14]	465	1			T82	2		T423	41		T675	7
values[15]	416	1			T82	2		T423	34		T534	5
values[16]	360	1			T82	2		T423	2		T534	6
values[17]	342	1			T82	2		T534	12		T453	3
values[18]	335	1			T82	2		T534	6		T453	5
values[19]	313	1			T82	2		T534	4		T453	6
values[20]	340	1			T82	2		T534	6		T453	3
values[21]	284	1			T82	2		T534	4		T453	2
values[22]	327	1			T82	2		T534	13		T453	5
values[23]	324	1			T82	2		T534	12		T453	4
values[24]	291	1			T82	2		T534	8		T453	7
values[25]	303	1			T82	2		T534	5		T453	5
values[26]	324	1			T82	2		T534	5		T453	17
values[27]	316	1			T82	2		T534	4		T453	22
values[28]	287	1			T82	2		T534	2		T453	4
values[29]	326	1			T82	2		T534	4		T453	13
values[30]	295	1			T82	2		T534	5		T453	3
values[31]	280	1			T82	2		T534	3		T453	7
values[32]	328	1			T82	2		T534	8		T453	4
values[33]	343	1			T82	2		T534	7		T453	9
values[34]	297	1			T82	2		T534	16		T453	7
values[35]	300	1			T82	2		T534	12		T453	5
values[36]	296	1			T82	2		T534	1		T453	7
values[37]	311	1			T82	2		T534	1		T453	5
values[38]	373	1			T82	2		T534	4		T453	9
values[39]	300	1			T82	2		T534	5		T453	8
values[40]	288	1			T82	2		T534	2		T453	11
values[41]	286	1			T82	2		T534	2		T453	9
values[42]	274	1			T82	2		T534	1		T453	10
values[43]	252	1			T82	2		T534	1		T453	5
values[44]	248	1			T82	2		T453	7		T808	1
values[45]	259	1			T82	2		T453	8		T808	1
values[46]	278	1			T82	2		T453	6		T808	1
values[47]	268	1			T82	2		T808	1		T789	1
values[48]	262	1			T82	2		T808	1		T789	1
values[49]	239	1			T82	2		T808	1		T789	1
values[50]	231	1			T82	2		T808	1		T789	1
values[51]	243	1			T82	2		T808	1		T789	1
values[52]	272	1			T82	2		T808	1		T789	1
values[53]	241	1			T82	2		T808	1		T789	1
values[54]	219	1			T82	2		T808	1		T789	1
values[55]	226	1			T82	2		T808	1		T789	1
values[56]	233	1			T82	2		T808	1		T789	1
values[57]	219	1			T82	2		T808	1		T789	2
values[58]	234	1			T82	2		T808	1		T789	1
values[59]	194	1			T82	2		T808	1		T789	1
values[60]	211	1			T82	2		T808	1		T789	1
values[61]	218	1			T82	2		T808	1		T789	1
values[62]	221	1			T82	2		T808	1		T789	1
values[63]	173	1			T82	2		T808	1		T789	1
values[64]	155	1			T82	3		T808	1		T789	1
values[65]	139	1			T82	2		T808	1		T789	1
values[66]	113	1			T82	2		T808	1		T789	1
values[67]	110	1			T82	2		T808	1		T789	1
values[68]	141	1			T82	2		T808	1		T789	1
values[69]	114	1			T82	2		T808	1		T789	1
values[70]	120	1			T82	2		T808	1		T789	1
values[71]	111	1			T82	2		T808	1		T789	1
values[72]	79	1			T82	2		T808	1		T789	1
values[73]	92	1			T82	2		T808	1		T789	1
values[74]	99	1			T82	2		T808	1		T789	1
values[75]	104	1			T82	2		T808	1		T789	1
values[76]	72	1			T82	2		T808	1		T789	1
values[77]	78	1			T82	2		T808	1		T789	1
values[78]	62	1			T82	2		T808	1		T789	1
values[79]	68	1			T82	2		T808	1		T789	1
values[80]	60	1			T82	2		T808	1		T789	1
values[81]	48	1			T82	2		T808	1		T789	1
values[82]	65	1			T82	2		T808	1		T789	1
values[83]	57	1			T82	2		T808	1		T789	1
values[84]	57	1			T82	2		T808	1		T789	1
values[85]	59	1			T82	2		T808	1		T789	1
values[86]	54	1			T82	2		T808	2		T789	1
values[87]	63	1			T82	2		T808	1		T789	1
values[88]	58	1			T82	2		T808	1		T789	1
values[89]	56	1			T82	2		T808	3		T789	1
values[90]	70	1			T82	2		T808	11		T789	1
values[91]	81	1			T82	2		T808	1		T789	1
values[92]	57	1			T82	3		T808	5		T789	1
values[93]	61	1			T82	2		T808	2		T789	1
values[94]	59	1			T82	2		T808	4		T789	1
values[95]	47	1			T82	2		T808	1		T789	1
values[96]	51	1			T82	2		T808	3		T789	1
values[97]	61	1			T82	2		T808	6		T789	1
values[98]	58	1			T82	2		T808	4		T789	1
values[99]	55	1			T82	2		T808	1		T789	1
values[100]	48	1			T82	2		T808	1		T789	1
values[101]	61	1			T82	2		T808	3		T789	1
values[102]	54	1			T82	2		T808	1		T789	1
values[103]	47	1			T82	2		T808	2		T789	1
values[104]	66	1			T82	2		T808	2		T789	1
values[105]	54	1			T82	2		T808	3		T789	1
values[106]	77	1			T82	4		T808	14		T789	1
values[107]	56	1			T82	3		T808	2		T789	1
values[108]	72	1			T82	2		T808	1		T789	1
values[109]	64	1			T82	2		T808	2		T789	1
values[110]	83	1			T82	4		T808	5		T789	2
values[111]	68	1			T82	2		T808	3		T789	1
values[112]	50	1			T82	2		T808	5		T789	1
values[113]	62	1			T82	4		T808	3		T789	2
values[114]	105	1			T82	4		T808	1		T789	13
values[115]	61	1			T82	3		T808	1		T789	5
values[116]	66	1			T82	4		T808	1		T789	1
values[117]	65	1			T82	2		T808	2		T789	3
values[118]	74	1			T82	3		T808	1		T789	2
values[119]	60	1			T82	3		T808	1		T789	3
values[120]	56	1			T82	2		T808	1		T789	2
values[121]	54	1			T82	3		T808	2		T789	1
values[122]	86	1			T82	2		T808	2		T789	1
values[123]	72	1			T82	3		T808	1		T789	1
values[124]	73	1			T82	3		T808	2		T789	3
values[125]	65	1			T82	3		T808	1		T789	3
values[126]	99	1			T82	3		T808	1		T789	2
values[127]	721	1			T82	63		T808	20		T789	30
values[128]	6436	1			T82	688		T808	295		T789	261