Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart3_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	143800	1			T76	1		T77	7		T78	13
values[2]	10488	1			T82	1		T225	1		T540	1
values[3]	3929	1			T82	1		T675	88		T544	1
values[4]	2365	1			T82	1		T675	83		T539	2
values[5]	1548	1			T82	1		T675	67		T539	2
values[6]	993	1			T82	1		T675	36		T539	2
values[7]	631	1			T82	1		T675	20		T539	1
values[8]	560	1			T82	1		T675	9		T539	1
values[9]	436	1			T82	1		T539	5		T536	1
values[10]	439	1			T82	1		T539	5		T536	1
values[11]	428	1			T82	1		T539	3		T536	1
values[12]	446	1			T82	1		T539	4		T536	1
values[13]	387	1			T82	1		T539	3		T536	1
values[14]	306	1			T82	1		T539	1		T536	1
values[15]	281	1			T82	1		T539	3		T536	1
values[16]	295	1			T82	1		T539	1		T536	1
values[17]	251	1			T82	1		T539	2		T536	2
values[18]	252	1			T82	1		T539	5		T536	1
values[19]	283	1			T82	1		T539	3		T536	1
values[20]	276	1			T82	1		T539	1		T536	1
values[21]	293	1			T82	1		T539	6		T536	1
values[22]	272	1			T82	1		T539	3		T536	1
values[23]	258	1			T82	1		T539	3		T536	1
values[24]	248	1			T82	1		T539	5		T536	1
values[25]	232	1			T82	1		T539	2		T536	2
values[26]	240	1			T82	1		T539	4		T536	1
values[27]	242	1			T82	1		T539	2		T536	1
values[28]	269	1			T82	1		T539	4		T536	1
values[29]	256	1			T82	1		T539	5		T536	1
values[30]	268	1			T82	1		T539	8		T536	1
values[31]	238	1			T82	1		T539	4		T536	1
values[32]	267	1			T82	1		T539	3		T536	1
values[33]	257	1			T82	1		T539	1		T536	1
values[34]	216	1			T82	1		T539	2		T536	1
values[35]	229	1			T82	1		T539	6		T536	1
values[36]	245	1			T82	1		T539	5		T536	1
values[37]	244	1			T82	1		T539	5		T536	1
values[38]	247	1			T82	1		T539	2		T536	1
values[39]	232	1			T82	1		T539	2		T536	1
values[40]	222	1			T82	1		T539	5		T536	1
values[41]	242	1			T82	1		T539	2		T536	1
values[42]	220	1			T82	1		T539	1		T536	1
values[43]	209	1			T82	1		T539	3		T536	1
values[44]	240	1			T82	1		T539	9		T536	1
values[45]	224	1			T82	1		T539	5		T536	1
values[46]	227	1			T82	1		T539	1		T536	1
values[47]	225	1			T82	1		T539	1		T536	1
values[48]	206	1			T82	1		T539	6		T536	1
values[49]	209	1			T82	1		T539	1		T536	1
values[50]	225	1			T82	1		T539	4		T536	1
values[51]	197	1			T82	1		T539	3		T536	1
values[52]	211	1			T82	1		T539	5		T536	1
values[53]	202	1			T82	1		T539	1		T536	1
values[54]	187	1			T82	1		T539	2		T536	1
values[55]	185	1			T82	1		T539	2		T536	1
values[56]	214	1			T82	1		T539	2		T536	1
values[57]	223	1			T82	1		T539	4		T536	1
values[58]	165	1			T82	1		T539	2		T536	1
values[59]	182	1			T82	1		T539	2		T536	2
values[60]	182	1			T82	1		T539	4		T536	1
values[61]	171	1			T82	1		T539	7		T536	1
values[62]	212	1			T82	1		T539	4		T536	1
values[63]	157	1			T82	1		T539	1		T536	1
values[64]	188	1			T82	1		T539	3		T536	1
values[65]	202	1			T82	1		T539	2		T536	1
values[66]	161	1			T82	1		T539	2		T536	1
values[67]	155	1			T82	1		T539	1		T536	1
values[68]	148	1			T82	1		T539	1		T536	1
values[69]	144	1			T82	1		T539	2		T536	1
values[70]	146	1			T82	1		T539	3		T536	1
values[71]	139	1			T82	1		T539	7		T536	1
values[72]	128	1			T82	1		T539	2		T536	1
values[73]	88	1			T82	1		T539	5		T536	1
values[74]	104	1			T82	1		T539	4		T536	1
values[75]	96	1			T82	1		T539	11		T536	1
values[76]	88	1			T82	1		T539	1		T536	1
values[77]	78	1			T82	1		T539	6		T536	1
values[78]	74	1			T82	1		T539	6		T536	1
values[79]	62	1			T82	1		T539	5		T536	1
values[80]	76	1			T82	1		T539	5		T536	1
values[81]	62	1			T82	1		T539	4		T536	1
values[82]	56	1			T82	1		T539	4		T536	1
values[83]	54	1			T82	1		T539	4		T536	1
values[84]	76	1			T82	1		T539	14		T536	1
values[85]	77	1			T82	1		T539	8		T536	1
values[86]	71	1			T82	1		T539	3		T536	1
values[87]	62	1			T82	1		T539	5		T536	1
values[88]	56	1			T82	1		T539	5		T536	1
values[89]	74	1			T82	1		T539	7		T536	1
values[90]	64	1			T82	2		T539	13		T536	1
values[91]	64	1			T82	1		T539	14		T536	1
values[92]	75	1			T82	1		T539	6		T536	1
values[93]	73	1			T82	1		T539	6		T536	1
values[94]	60	1			T82	1		T539	3		T536	1
values[95]	63	1			T82	1		T539	6		T536	1
values[96]	72	1			T82	1		T539	8		T536	1
values[97]	77	1			T82	1		T539	5		T536	1
values[98]	65	1			T82	2		T539	3		T536	1
values[99]	67	1			T82	2		T539	8		T536	1
values[100]	71	1			T82	1		T539	3		T536	1
values[101]	67	1			T82	2		T539	7		T536	1
values[102]	68	1			T82	1		T539	6		T536	1
values[103]	62	1			T82	1		T539	3		T536	1
values[104]	78	1			T82	3		T539	4		T536	1
values[105]	50	1			T82	5		T539	3		T536	1
values[106]	76	1			T82	5		T539	7		T536	1
values[107]	84	1			T82	2		T539	15		T536	1
values[108]	70	1			T82	3		T539	6		T536	1
values[109]	72	1			T82	5		T539	4		T536	3
values[110]	63	1			T82	1		T536	2		T800	1
values[111]	54	1			T82	1		T536	1		T800	2
values[112]	61	1			T82	8		T536	2		T800	3
values[113]	41	1			T82	2		T536	1		T800	1
values[114]	55	1			T82	2		T536	1		T800	3
values[115]	46	1			T82	1		T536	1		T800	1
values[116]	56	1			T82	1		T536	2		T800	1
values[117]	60	1			T82	7		T536	3		T800	1
values[118]	64	1			T82	1		T536	4		T800	7
values[119]	46	1			T82	2		T536	1		T800	3
values[120]	52	1			T82	1		T536	2		T800	3
values[121]	48	1			T82	2		T536	1		T800	1
values[122]	60	1			T82	4		T536	1		T800	3
values[123]	54	1			T82	5		T536	1		T800	1
values[124]	53	1			T82	3		T536	2		T800	3
values[125]	57	1			T82	1		T536	2		T800	1
values[126]	139	1			T82	2		T536	3		T800	1
values[127]	733	1			T82	45		T536	46		T800	25
values[128]	5599	1			T82	326		T536	338		T800	270