Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sysrst_ctrl_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	142464	1			T72	125		T73	8		T74	8
values[2]	9872	1			T72	2		T73	1		T80	8
values[3]	3927	1			T524	1		T532	1		T441	36
values[4]	2136	1			T532	1		T441	18		T545	14
values[5]	1341	1			T532	1		T441	26		T545	4
values[6]	1004	1			T532	1		T441	8		T545	10
values[7]	844	1			T532	1		T441	20		T545	12
values[8]	590	1			T532	1		T441	5		T545	5
values[9]	447	1			T532	1		T441	4		T545	6
values[10]	370	1			T532	1		T441	3		T545	5
values[11]	358	1			T532	1		T441	11		T545	11
values[12]	407	1			T532	1		T441	12		T545	3
values[13]	313	1			T532	1		T441	3		T545	3
values[14]	313	1			T532	1		T441	8		T545	5
values[15]	331	1			T532	1		T441	2		T545	11
values[16]	300	1			T532	1		T441	11		T545	8
values[17]	288	1			T532	1		T441	4		T545	7
values[18]	268	1			T532	1		T441	3		T545	9
values[19]	298	1			T532	1		T441	9		T545	8
values[20]	298	1			T532	1		T441	10		T545	3
values[21]	292	1			T532	1		T441	19		T545	4
values[22]	247	1			T532	1		T441	8		T545	9
values[23]	267	1			T532	1		T441	4		T545	4
values[24]	283	1			T532	1		T441	7		T545	8
values[25]	265	1			T532	1		T441	4		T545	9
values[26]	296	1			T532	1		T441	5		T545	4
values[27]	291	1			T532	1		T441	8		T545	8
values[28]	297	1			T532	1		T441	7		T545	9
values[29]	279	1			T532	1		T441	4		T545	9
values[30]	269	1			T532	1		T441	8		T545	12
values[31]	257	1			T532	1		T441	6		T545	7
values[32]	268	1			T532	1		T441	10		T545	11
values[33]	237	1			T532	1		T441	9		T545	4
values[34]	215	1			T532	1		T441	2		T545	7
values[35]	255	1			T532	1		T441	6		T545	4
values[36]	259	1			T532	1		T441	9		T545	7
values[37]	283	1			T532	1		T441	6		T545	7
values[38]	247	1			T532	1		T441	14		T545	5
values[39]	273	1			T532	1		T441	7		T545	20
values[40]	239	1			T532	1		T441	3		T545	5
values[41]	277	1			T532	1		T441	12		T545	13
values[42]	274	1			T532	1		T441	17		T545	8
values[43]	249	1			T532	1		T441	8		T545	8
values[44]	299	1			T532	1		T441	11		T545	4
values[45]	227	1			T532	1		T441	3		T545	8
values[46]	229	1			T532	1		T441	9		T545	7
values[47]	179	1			T532	1		T441	3		T545	4
values[48]	234	1			T532	1		T441	6		T545	8
values[49]	208	1			T532	1		T441	4		T545	8
values[50]	204	1			T532	1		T441	5		T545	5
values[51]	193	1			T532	1		T441	10		T545	4
values[52]	200	1			T532	1		T441	11		T545	3
values[53]	191	1			T532	1		T441	8		T545	9
values[54]	247	1			T532	1		T441	3		T545	4
values[55]	230	1			T532	1		T441	21		T545	14
values[56]	177	1			T532	1		T441	7		T545	4
values[57]	220	1			T532	1		T441	10		T545	6
values[58]	211	1			T532	1		T441	3		T545	11
values[59]	197	1			T532	1		T441	4		T545	3
values[60]	247	1			T532	1		T441	8		T454	14
values[61]	195	1			T532	1		T441	4		T454	1
values[62]	144	1			T532	2		T441	7		T815	8
values[63]	172	1			T532	1		T441	4		T815	5
values[64]	204	1			T532	1		T441	5		T815	9
values[65]	192	1			T532	1		T815	4		T782	1
values[66]	157	1			T532	1		T815	3		T782	1
values[67]	131	1			T532	1		T782	1		T446	5
values[68]	129	1			T532	1		T782	1		T446	14
values[69]	128	1			T532	1		T782	1		T446	15
values[70]	111	1			T532	1		T782	1		T446	6
values[71]	115	1			T532	1		T782	1		T446	11
values[72]	106	1			T532	1		T782	1		T446	10
values[73]	101	1			T532	1		T782	1		T446	4
values[74]	87	1			T532	1		T782	1		T446	4
values[75]	71	1			T532	1		T782	1		T446	3
values[76]	60	1			T532	1		T782	1		T446	2
values[77]	49	1			T532	1		T782	1		T808	1
values[78]	85	1			T532	1		T782	1		T808	1
values[79]	83	1			T532	1		T782	1		T808	1
values[80]	77	1			T532	1		T782	1		T808	1
values[81]	48	1			T532	1		T782	1		T808	1
values[82]	52	1			T532	1		T782	1		T808	1
values[83]	74	1			T532	1		T782	1		T808	7
values[84]	77	1			T532	1		T782	3		T808	7
values[85]	90	1			T532	1		T782	3		T808	4
values[86]	63	1			T532	1		T782	5		T808	1
values[87]	72	1			T532	1		T782	5		T808	3
values[88]	61	1			T532	1		T782	4		T808	4
values[89]	76	1			T532	1		T782	3		T808	6
values[90]	89	1			T532	1		T782	1		T808	1
values[91]	83	1			T532	1		T782	2		T808	5
values[92]	72	1			T532	1		T782	1		T808	4
values[93]	63	1			T532	1		T782	5		T808	3
values[94]	88	1			T532	1		T782	2		T808	2
values[95]	69	1			T532	3		T782	5		T808	1
values[96]	77	1			T532	1		T782	2		T808	3
values[97]	99	1			T532	1		T782	1		T808	6
values[98]	98	1			T532	2		T782	1		T808	3
values[99]	88	1			T532	5		T782	2		T808	1
values[100]	92	1			T532	2		T782	3		T808	6
values[101]	68	1			T532	2		T782	2		T808	3
values[102]	94	1			T532	10		T782	2		T808	2
values[103]	116	1			T532	3		T782	1		T808	3
values[104]	90	1			T532	1		T782	1		T808	2
values[105]	64	1			T532	3		T782	1		T808	1
values[106]	99	1			T532	5		T782	4		T808	3
values[107]	74	1			T532	2		T782	2		T808	4
values[108]	81	1			T532	1		T782	3		T808	1
values[109]	70	1			T532	3		T782	1		T808	1
values[110]	81	1			T532	3		T782	1		T808	1
values[111]	100	1			T532	3		T782	3		T808	3
values[112]	83	1			T532	2		T782	3		T808	1
values[113]	88	1			T532	4		T782	1		T808	2
values[114]	83	1			T532	3		T782	1		T808	1
values[115]	89	1			T532	3		T782	1		T808	2
values[116]	72	1			T532	2		T782	2		T808	2
values[117]	79	1			T532	3		T782	2		T808	2
values[118]	83	1			T532	4		T782	3		T808	3
values[119]	78	1			T532	2		T782	2		T808	1
values[120]	104	1			T532	2		T782	5		T808	1
values[121]	87	1			T532	1		T782	2		T808	2
values[122]	81	1			T532	2		T782	2		T808	1
values[123]	74	1			T532	2		T782	1		T808	1
values[124]	89	1			T532	1		T782	1		T808	1
values[125]	114	1			T532	6		T782	1		T808	1
values[126]	188	1			T532	7		T782	3		T808	5
values[127]	944	1			T532	33		T782	35		T808	28
values[128]	7573	1			T532	305		T782	315		T808	274