Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_host0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	155373	1			T73	95		T74	4		T75	6
values[2]	13635	1			T226	6		T488	1		T523	4
values[3]	7098	1			T226	1		T523	1		T598	1
values[4]	3547	1			T410	3		T537	20		T431	183
values[5]	1441	1			T410	3		T537	9		T431	15
values[6]	724	1			T410	7		T455	12		T476	14
values[7]	453	1			T410	7		T476	2		T562	19
values[8]	279	1			T410	5		T476	3		T562	13
values[9]	337	1			T410	2		T476	8		T562	10
values[10]	322	1			T410	5		T476	8		T562	13
values[11]	259	1			T410	9		T476	11		T562	7
values[12]	196	1			T410	3		T476	21		T773	1
values[13]	144	1			T410	1		T476	7		T773	1
values[14]	147	1			T410	2		T773	1		T456	41
values[15]	156	1			T410	2		T773	1		T456	36
values[16]	110	1			T410	8		T773	1		T456	10
values[17]	118	1			T410	3		T773	1		T456	9
values[18]	109	1			T410	2		T773	1		T456	3
values[19]	116	1			T410	3		T773	1		T800	3
values[20]	111	1			T410	6		T773	1		T800	3
values[21]	107	1			T410	8		T773	1		T800	3
values[22]	98	1			T410	3		T773	1		T800	3
values[23]	103	1			T410	6		T773	1		T800	3
values[24]	96	1			T410	9		T773	1		T800	3
values[25]	128	1			T410	5		T773	1		T800	3
values[26]	115	1			T410	3		T773	1		T800	3
values[27]	173	1			T410	6		T773	1		T800	3
values[28]	181	1			T410	11		T773	1		T800	3
values[29]	146	1			T410	4		T773	1		T800	3
values[30]	111	1			T410	2		T773	1		T800	3
values[31]	145	1			T410	3		T773	1		T800	3
values[32]	132	1			T410	13		T773	1		T800	3
values[33]	164	1			T410	19		T773	1		T800	3
values[34]	157	1			T410	16		T773	1		T800	3
values[35]	150	1			T410	7		T773	1		T800	3
values[36]	151	1			T410	4		T773	1		T800	3
values[37]	128	1			T410	6		T773	1		T800	3
values[38]	125	1			T410	4		T773	1		T800	3
values[39]	139	1			T410	10		T773	1		T800	3
values[40]	174	1			T410	12		T773	1		T800	3
values[41]	121	1			T410	8		T773	1		T800	3
values[42]	94	1			T410	8		T773	1		T800	3
values[43]	100	1			T410	10		T773	1		T800	3
values[44]	141	1			T410	15		T773	1		T800	3
values[45]	108	1			T410	20		T773	1		T800	3
values[46]	85	1			T410	18		T773	1		T800	3
values[47]	72	1			T410	7		T773	1		T800	3
values[48]	60	1			T410	1		T773	1		T800	3
values[49]	66	1			T410	3		T773	1		T800	4
values[50]	61	1			T410	2		T773	1		T800	3
values[51]	72	1			T410	6		T773	1		T800	3
values[52]	80	1			T410	10		T773	1		T800	3
values[53]	83	1			T410	23		T773	1		T800	3
values[54]	84	1			T410	11		T773	1		T800	3
values[55]	70	1			T410	5		T773	1		T800	3
values[56]	80	1			T410	4		T773	1		T800	3
values[57]	67	1			T410	7		T773	1		T800	3
values[58]	83	1			T410	17		T773	1		T800	3
values[59]	116	1			T410	23		T773	1		T800	3
values[60]	132	1			T410	27		T773	1		T800	3
values[61]	98	1			T410	27		T773	1		T800	3
values[62]	97	1			T410	23		T773	1		T800	3
values[63]	91	1			T410	17		T773	1		T800	3
values[64]	84	1			T410	12		T773	1		T800	3
values[65]	84	1			T410	20		T773	1		T800	3
values[66]	85	1			T410	22		T773	1		T800	3
values[67]	84	1			T410	5		T773	1		T800	3
values[68]	69	1			T773	1		T800	3		T789	1
values[69]	68	1			T773	1		T800	4		T789	1
values[70]	76	1			T773	1		T800	3		T789	1
values[71]	74	1			T773	1		T800	3		T789	1
values[72]	110	1			T773	1		T800	3		T789	1
values[73]	93	1			T773	1		T800	3		T789	1
values[74]	63	1			T773	2		T800	3		T789	1
values[75]	53	1			T773	1		T800	3		T789	1
values[76]	59	1			T773	1		T800	3		T789	1
values[77]	75	1			T773	1		T800	3		T789	1
values[78]	92	1			T773	1		T800	3		T789	1
values[79]	80	1			T773	1		T800	3		T789	1
values[80]	73	1			T773	1		T800	3		T789	1
values[81]	65	1			T773	1		T800	3		T789	1
values[82]	58	1			T773	1		T800	3		T789	1
values[83]	39	1			T773	1		T800	3		T789	1
values[84]	40	1			T773	1		T800	3		T789	1
values[85]	38	1			T773	1		T800	3		T789	1
values[86]	40	1			T773	1		T800	3		T789	2
values[87]	42	1			T773	1		T800	3		T789	4
values[88]	48	1			T773	1		T800	7		T789	3
values[89]	51	1			T773	1		T800	6		T789	1
values[90]	42	1			T773	1		T800	3		T789	2
values[91]	38	1			T773	1		T800	4		T789	3
values[92]	42	1			T773	1		T800	8		T789	4
values[93]	38	1			T773	1		T800	3		T789	1
values[94]	37	1			T773	1		T800	5		T789	3
values[95]	42	1			T773	1		T800	7		T789	1
values[96]	62	1			T773	1		T800	23		T789	2
values[97]	40	1			T773	1		T800	4		T789	2
values[98]	40	1			T773	1		T800	6		T789	4
values[99]	47	1			T773	1		T800	7		T789	3
values[100]	44	1			T773	1		T800	6		T789	1
values[101]	47	1			T773	1		T800	3		T789	5
values[102]	62	1			T773	1		T800	6		T789	3
values[103]	57	1			T773	1		T800	6		T789	2
values[104]	51	1			T773	1		T800	9		T789	1
values[105]	70	1			T773	1		T800	8		T789	5
values[106]	56	1			T773	1		T800	3		T789	2
values[107]	66	1			T773	1		T800	6		T789	2
values[108]	60	1			T773	2		T800	4		T789	5
values[109]	57	1			T773	4		T800	5		T789	2
values[110]	64	1			T773	8		T800	7		T789	2
values[111]	53	1			T773	2		T800	5		T789	1
values[112]	58	1			T773	1		T800	7		T789	2
values[113]	64	1			T773	2		T800	7		T789	2
values[114]	66	1			T773	1		T800	6		T789	5
values[115]	68	1			T773	2		T800	7		T789	1
values[116]	74	1			T773	2		T800	7		T789	2
values[117]	60	1			T773	3		T800	4		T789	2
values[118]	52	1			T773	2		T800	5		T789	3
values[119]	68	1			T773	2		T800	7		T789	2
values[120]	58	1			T773	1		T800	6		T789	1
values[121]	54	1			T773	1		T800	6		T789	1
values[122]	62	1			T773	2		T800	8		T789	2
values[123]	57	1			T773	1		T800	5		T789	1
values[124]	67	1			T773	1		T800	5		T789	3
values[125]	53	1			T773	1		T800	6		T789	2
values[126]	405	1			T773	6		T800	49		T789	14
values[127]	3508	1			T773	105		T800	323		T789	111
values[128]	6443	1			T773	149		T800	461		T789	214