Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.i2c0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	143486	1			T75	660		T80	5		T131	1
values[2]	9154	1			T75	40		T131	1		T235	5
values[3]	3521	1			T75	12		T131	1		T480	2
values[4]	2150	1			T75	4		T131	1		T800	2
values[5]	1473	1			T75	7		T131	1		T800	2
values[6]	970	1			T75	5		T131	1		T800	2
values[7]	744	1			T75	16		T131	1		T800	2
values[8]	715	1			T75	10		T131	1		T800	2
values[9]	562	1			T75	12		T131	1		T800	2
values[10]	504	1			T75	7		T131	1		T800	2
values[11]	418	1			T75	10		T131	1		T800	2
values[12]	422	1			T75	8		T131	1		T800	2
values[13]	356	1			T75	4		T131	1		T800	2
values[14]	296	1			T75	4		T131	1		T800	2
values[15]	325	1			T75	3		T131	1		T800	2
values[16]	359	1			T75	16		T131	1		T800	2
values[17]	352	1			T75	8		T131	1		T800	2
values[18]	292	1			T75	5		T131	1		T800	2
values[19]	341	1			T75	2		T131	1		T800	2
values[20]	348	1			T75	3		T131	1		T800	2
values[21]	367	1			T75	4		T131	1		T800	2
values[22]	351	1			T75	3		T131	1		T800	2
values[23]	372	1			T75	8		T131	1		T800	2
values[24]	393	1			T75	7		T131	1		T800	2
values[25]	358	1			T75	4		T131	1		T800	2
values[26]	331	1			T75	14		T131	1		T800	2
values[27]	362	1			T75	19		T131	1		T800	2
values[28]	358	1			T75	7		T131	1		T800	2
values[29]	332	1			T75	4		T131	1		T800	2
values[30]	337	1			T75	8		T131	1		T800	2
values[31]	359	1			T75	8		T131	1		T800	2
values[32]	294	1			T75	8		T131	1		T800	2
values[33]	309	1			T75	16		T131	1		T800	2
values[34]	339	1			T75	12		T131	1		T800	2
values[35]	347	1			T75	8		T131	1		T800	2
values[36]	317	1			T75	6		T131	1		T800	2
values[37]	334	1			T75	9		T131	1		T800	2
values[38]	330	1			T75	2		T131	1		T800	2
values[39]	356	1			T75	3		T131	1		T800	2
values[40]	318	1			T75	9		T131	1		T800	2
values[41]	323	1			T75	18		T131	1		T800	2
values[42]	275	1			T75	16		T131	1		T800	2
values[43]	257	1			T75	5		T131	1		T800	2
values[44]	298	1			T75	3		T131	1		T800	2
values[45]	262	1			T75	6		T131	1		T800	2
values[46]	269	1			T75	10		T131	1		T800	2
values[47]	195	1			T75	5		T131	1		T800	2
values[48]	258	1			T75	3		T131	1		T800	2
values[49]	275	1			T75	20		T131	1		T800	2
values[50]	236	1			T75	8		T131	1		T800	2
values[51]	237	1			T75	6		T131	1		T800	2
values[52]	220	1			T75	5		T131	1		T800	2
values[53]	234	1			T75	4		T131	1		T800	2
values[54]	251	1			T75	6		T131	1		T800	2
values[55]	272	1			T75	9		T131	1		T800	2
values[56]	246	1			T75	5		T131	1		T800	2
values[57]	250	1			T75	5		T131	1		T800	2
values[58]	247	1			T75	8		T131	1		T800	2
values[59]	178	1			T75	4		T131	1		T800	2
values[60]	173	1			T75	1		T131	1		T800	2
values[61]	176	1			T131	1		T800	2		T472	16
values[62]	149	1			T131	1		T800	2		T472	6
values[63]	184	1			T131	1		T800	2		T472	10
values[64]	191	1			T131	1		T800	2		T472	18
values[65]	145	1			T131	1		T800	2		T472	2
values[66]	159	1			T131	1		T800	2		T472	4
values[67]	153	1			T131	1		T800	2		T472	3
values[68]	122	1			T131	1		T800	2		T472	9
values[69]	111	1			T131	1		T800	2		T472	3
values[70]	122	1			T131	1		T800	2		T472	6
values[71]	141	1			T131	1		T800	2		T472	15
values[72]	130	1			T131	1		T800	2		T472	6
values[73]	138	1			T131	1		T800	2		T472	7
values[74]	93	1			T131	1		T800	2		T472	10
values[75]	98	1			T131	4		T800	2		T472	1
values[76]	89	1			T131	1		T800	2		T797	1
values[77]	83	1			T131	8		T800	2		T797	1
values[78]	81	1			T131	4		T800	2		T797	1
values[79]	80	1			T131	2		T800	2		T797	1
values[80]	108	1			T131	6		T800	2		T797	1
values[81]	100	1			T131	1		T800	3		T797	1
values[82]	82	1			T131	2		T800	2		T797	1
values[83]	91	1			T131	1		T800	2		T797	1
values[84]	80	1			T131	2		T800	2		T797	1
values[85]	76	1			T131	3		T800	2		T797	1
values[86]	67	1			T131	3		T800	2		T797	1
values[87]	68	1			T131	3		T800	2		T797	1
values[88]	56	1			T131	9		T800	2		T797	1
values[89]	64	1			T131	2		T800	2		T797	1
values[90]	66	1			T131	5		T800	3		T797	1
values[91]	66	1			T131	2		T800	2		T797	1
values[92]	81	1			T131	2		T800	2		T797	1
values[93]	92	1			T131	5		T800	2		T797	1
values[94]	74	1			T131	3		T800	7		T797	1
values[95]	77	1			T131	8		T800	5		T797	1
values[96]	66	1			T131	6		T800	3		T797	1
values[97]	51	1			T131	10		T800	2		T797	1
values[98]	70	1			T131	4		T800	9		T797	1
values[99]	66	1			T131	1		T800	12		T797	1
values[100]	66	1			T131	1		T800	3		T797	1
values[101]	60	1			T131	3		T800	6		T797	1
values[102]	53	1			T131	1		T800	5		T797	1
values[103]	57	1			T131	3		T800	3		T797	1
values[104]	71	1			T131	1		T800	4		T797	1
values[105]	86	1			T131	2		T800	6		T797	1
values[106]	64	1			T131	4		T800	3		T797	2
values[107]	62	1			T131	2		T800	6		T797	2
values[108]	68	1			T131	1		T800	3		T797	4
values[109]	88	1			T131	4		T800	8		T797	1
values[110]	78	1			T131	6		T800	7		T797	1
values[111]	98	1			T131	1		T800	4		T797	3
values[112]	92	1			T131	7		T800	5		T797	1
values[113]	61	1			T131	2		T800	4		T797	2
values[114]	64	1			T131	2		T800	4		T797	1
values[115]	59	1			T131	1		T800	4		T797	1
values[116]	63	1			T131	4		T800	3		T797	1
values[117]	62	1			T131	1		T800	2		T797	2
values[118]	65	1			T131	3		T800	3		T797	1
values[119]	66	1			T131	1		T800	4		T797	5
values[120]	68	1			T131	4		T800	4		T797	2
values[121]	78	1			T131	1		T800	4		T797	4
values[122]	69	1			T131	2		T800	5		T797	2
values[123]	82	1			T131	2		T800	6		T797	4
values[124]	57	1			T131	1		T800	3		T797	2
values[125]	66	1			T131	1		T800	3		T797	2
values[126]	91	1			T131	2		T800	6		T797	3
values[127]	809	1			T131	21		T800	64		T797	29
values[128]	7885	1			T131	239		T800	515		T797	299