Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.pattgen_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	145734	1			T75	348		T80	6		T161	76
values[2]	10343	1			T75	1		T235	1		T454	2
values[3]	4276	1			T649	1		T800	1		T512	8
values[4]	2555	1			T800	1		T512	3		T505	1
values[5]	1523	1			T800	1		T512	5		T472	14
values[6]	1155	1			T800	1		T512	8		T472	22
values[7]	802	1			T800	1		T512	6		T472	6
values[8]	594	1			T800	1		T512	9		T472	8
values[9]	513	1			T800	1		T512	4		T472	18
values[10]	466	1			T800	1		T512	5		T472	20
values[11]	392	1			T800	1		T512	11		T472	3
values[12]	364	1			T800	1		T512	12		T472	3
values[13]	390	1			T800	1		T512	7		T472	6
values[14]	364	1			T800	1		T512	5		T472	5
values[15]	379	1			T800	1		T512	5		T472	8
values[16]	344	1			T800	1		T512	4		T472	7
values[17]	371	1			T800	1		T512	3		T472	4
values[18]	399	1			T800	1		T512	5		T472	4
values[19]	425	1			T800	1		T512	4		T472	7
values[20]	361	1			T800	1		T512	4		T797	1
values[21]	390	1			T800	1		T512	13		T797	1
values[22]	357	1			T800	1		T512	12		T797	1
values[23]	340	1			T800	1		T512	6		T797	1
values[24]	391	1			T800	1		T512	4		T797	1
values[25]	339	1			T800	1		T512	16		T797	1
values[26]	345	1			T800	1		T512	13		T797	1
values[27]	316	1			T800	1		T512	10		T797	1
values[28]	329	1			T800	1		T512	6		T797	1
values[29]	310	1			T800	1		T512	9		T797	1
values[30]	343	1			T800	1		T512	4		T797	1
values[31]	366	1			T800	1		T512	9		T797	1
values[32]	371	1			T800	1		T512	7		T797	1
values[33]	418	1			T800	1		T512	11		T797	1
values[34]	350	1			T800	1		T512	7		T797	1
values[35]	318	1			T800	1		T512	8		T797	1
values[36]	289	1			T800	1		T512	4		T797	1
values[37]	371	1			T800	1		T512	13		T797	1
values[38]	347	1			T800	1		T512	8		T797	1
values[39]	325	1			T800	1		T512	4		T797	1
values[40]	320	1			T800	1		T512	5		T797	1
values[41]	323	1			T800	1		T512	9		T797	1
values[42]	304	1			T800	1		T512	4		T797	1
values[43]	290	1			T800	1		T512	7		T797	1
values[44]	364	1			T800	1		T512	9		T797	1
values[45]	364	1			T800	1		T512	5		T797	1
values[46]	343	1			T800	1		T512	11		T797	1
values[47]	311	1			T800	1		T512	7		T797	1
values[48]	334	1			T800	1		T512	11		T797	1
values[49]	303	1			T800	1		T512	4		T797	1
values[50]	296	1			T800	1		T512	16		T797	1
values[51]	314	1			T800	1		T512	13		T797	1
values[52]	263	1			T800	1		T512	6		T797	1
values[53]	291	1			T800	1		T512	8		T797	1
values[54]	266	1			T800	1		T512	6		T797	1
values[55]	293	1			T800	1		T512	9		T797	1
values[56]	293	1			T800	1		T512	8		T797	1
values[57]	304	1			T800	1		T512	4		T797	1
values[58]	321	1			T800	1		T512	18		T797	1
values[59]	281	1			T800	1		T512	6		T797	1
values[60]	220	1			T800	1		T512	5		T797	1
values[61]	265	1			T800	1		T512	6		T797	1
values[62]	236	1			T800	1		T797	1		T799	1
values[63]	206	1			T800	1		T797	1		T799	1
values[64]	228	1			T800	1		T797	1		T799	1
values[65]	218	1			T800	1		T797	1		T799	1
values[66]	207	1			T800	1		T797	1		T799	1
values[67]	170	1			T800	1		T797	1		T799	1
values[68]	192	1			T800	1		T797	1		T799	1
values[69]	166	1			T800	1		T797	1		T799	1
values[70]	118	1			T800	1		T797	1		T799	1
values[71]	105	1			T800	1		T797	1		T799	1
values[72]	85	1			T800	1		T797	1		T799	1
values[73]	109	1			T800	1		T797	1		T799	1
values[74]	77	1			T800	1		T797	1		T799	1
values[75]	65	1			T800	1		T797	1		T799	1
values[76]	78	1			T800	1		T797	1		T799	1
values[77]	79	1			T800	1		T797	1		T799	1
values[78]	70	1			T800	1		T797	3		T799	1
values[79]	68	1			T800	1		T797	5		T799	1
values[80]	72	1			T800	1		T797	5		T799	1
values[81]	62	1			T800	1		T797	6		T799	1
values[82]	75	1			T800	1		T797	4		T799	1
values[83]	90	1			T800	2		T797	15		T799	1
values[84]	66	1			T800	1		T797	3		T799	1
values[85]	72	1			T800	1		T797	5		T799	1
values[86]	77	1			T800	1		T797	2		T799	1
values[87]	75	1			T800	1		T797	1		T799	1
values[88]	72	1			T800	1		T797	1		T799	1
values[89]	53	1			T800	1		T797	2		T799	1
values[90]	92	1			T800	1		T797	15		T799	1
values[91]	72	1			T800	1		T797	5		T799	1
values[92]	58	1			T800	1		T797	3		T799	1
values[93]	71	1			T800	1		T797	2		T799	1
values[94]	68	1			T800	1		T797	1		T799	1
values[95]	56	1			T800	1		T797	1		T799	1
values[96]	58	1			T800	1		T797	1		T799	1
values[97]	58	1			T800	1		T797	2		T799	1
values[98]	66	1			T800	1		T797	3		T799	1
values[99]	84	1			T800	1		T797	1		T799	1
values[100]	75	1			T800	2		T797	1		T799	1
values[101]	90	1			T800	1		T797	11		T799	1
values[102]	66	1			T800	1		T797	2		T799	1
values[103]	55	1			T800	1		T797	4		T799	1
values[104]	61	1			T800	1		T797	1		T799	1
values[105]	66	1			T800	1		T797	2		T799	3
values[106]	76	1			T800	1		T797	3		T799	4
values[107]	54	1			T800	1		T797	1		T799	2
values[108]	74	1			T800	1		T797	1		T799	1
values[109]	59	1			T800	1		T797	1		T799	2
values[110]	67	1			T800	1		T797	3		T799	9
values[111]	64	1			T800	1		T797	1		T799	7
values[112]	71	1			T800	1		T797	3		T799	3
values[113]	57	1			T800	1		T797	2		T799	2
values[114]	66	1			T800	2		T797	2		T799	5
values[115]	76	1			T800	1		T797	3		T799	2
values[116]	58	1			T800	3		T797	2		T799	1
values[117]	69	1			T800	1		T797	4		T799	1
values[118]	50	1			T800	1		T797	2		T799	6
values[119]	62	1			T800	1		T797	2		T799	1
values[120]	55	1			T800	1		T797	1		T799	3
values[121]	52	1			T800	1		T797	2		T799	2
values[122]	60	1			T800	1		T797	1		T799	3
values[123]	53	1			T800	1		T797	2		T799	2
values[124]	72	1			T800	1		T797	1		T799	1
values[125]	106	1			T800	3		T797	3		T799	1
values[126]	170	1			T800	2		T797	2		T799	2
values[127]	922	1			T800	37		T797	18		T799	36
values[128]	6980	1			T800	401		T797	256		T799	356