Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sysrst_ctrl_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	154751	1			T75	292		T80	3		T161	59
values[2]	13514	1			T75	1		T161	2		T235	2
values[3]	5111	1			T550	1		T545	193		T549	37
values[4]	3061	1			T545	139		T549	39		T477	1
values[5]	1951	1			T545	88		T549	26		T796	1
values[6]	1456	1			T545	48		T549	14		T796	1
values[7]	996	1			T545	35		T549	9		T796	1
values[8]	759	1			T545	31		T549	6		T796	1
values[9]	619	1			T545	23		T549	4		T796	1
values[10]	611	1			T545	8		T549	4		T796	1
values[11]	574	1			T545	10		T549	5		T796	1
values[12]	509	1			T545	3		T549	10		T796	1
values[13]	413	1			T549	7		T796	1		T472	7
values[14]	443	1			T549	4		T796	1		T472	11
values[15]	436	1			T549	7		T796	1		T472	7
values[16]	553	1			T549	3		T796	1		T472	18
values[17]	440	1			T549	5		T796	2		T472	38
values[18]	411	1			T549	2		T796	1		T472	10
values[19]	444	1			T796	1		T472	6		T802	5
values[20]	440	1			T796	1		T472	10		T802	1
values[21]	473	1			T796	1		T472	17		T802	3
values[22]	397	1			T796	1		T472	25		T802	1
values[23]	402	1			T796	1		T472	7		T802	3
values[24]	400	1			T796	1		T472	8		T802	2
values[25]	443	1			T796	1		T472	14		T802	1
values[26]	468	1			T796	2		T472	19		T802	1
values[27]	417	1			T796	1		T472	23		T802	2
values[28]	386	1			T796	1		T472	18		T802	1
values[29]	340	1			T796	1		T472	11		T802	3
values[30]	301	1			T796	1		T472	10		T802	2
values[31]	411	1			T796	1		T472	18		T802	2
values[32]	404	1			T796	1		T472	13		T802	4
values[33]	427	1			T796	1		T472	20		T802	1
values[34]	391	1			T796	1		T472	21		T802	2
values[35]	343	1			T796	1		T472	9		T802	2
values[36]	366	1			T796	1		T472	14		T802	3
values[37]	350	1			T796	1		T472	20		T802	6
values[38]	349	1			T796	1		T472	7		T802	2
values[39]	377	1			T796	1		T472	18		T802	7
values[40]	331	1			T796	1		T472	14		T802	4
values[41]	337	1			T796	1		T472	8		T802	1
values[42]	373	1			T796	1		T472	17		T802	2
values[43]	373	1			T796	2		T472	13		T802	2
values[44]	411	1			T796	1		T472	23		T802	2
values[45]	413	1			T796	1		T472	10		T802	1
values[46]	342	1			T796	1		T472	14		T802	3
values[47]	386	1			T796	1		T472	11		T802	3
values[48]	386	1			T796	1		T472	8		T802	1
values[49]	329	1			T796	1		T472	12		T802	2
values[50]	332	1			T796	1		T472	14		T802	3
values[51]	323	1			T796	1		T472	6		T802	3
values[52]	322	1			T796	1		T472	10		T802	1
values[53]	366	1			T796	1		T472	7		T802	2
values[54]	292	1			T796	1		T472	6		T802	1
values[55]	286	1			T796	1		T472	3		T802	1
values[56]	324	1			T796	1		T472	6		T802	2
values[57]	319	1			T796	1		T472	7		T802	6
values[58]	317	1			T796	1		T472	8		T802	9
values[59]	296	1			T796	1		T472	15		T802	2
values[60]	288	1			T796	1		T472	33		T802	2
values[61]	235	1			T796	1		T472	10		T802	1
values[62]	240	1			T796	1		T472	8		T802	1
values[63]	207	1			T796	1		T472	4		T802	3
values[64]	165	1			T796	1		T472	3		T802	3
values[65]	199	1			T796	1		T472	3		T802	2
values[66]	183	1			T796	1		T472	4		T802	3
values[67]	185	1			T796	1		T472	7		T802	2
values[68]	181	1			T796	1		T472	4		T802	5
values[69]	193	1			T796	1		T472	3		T802	10
values[70]	141	1			T796	1		T472	5		T802	9
values[71]	134	1			T796	1		T472	6		T802	5
values[72]	155	1			T796	1		T472	6		T802	5
values[73]	111	1			T796	1		T472	7		T802	3
values[74]	149	1			T796	1		T472	3		T802	4
values[75]	125	1			T796	1		T472	4		T802	1
values[76]	105	1			T796	1		T472	7		T802	1
values[77]	113	1			T796	1		T472	9		T802	2
values[78]	104	1			T796	1		T802	2		T459	1
values[79]	101	1			T796	1		T802	7		T459	1
values[80]	78	1			T796	1		T802	8		T459	1
values[81]	80	1			T796	1		T802	4		T459	1
values[82]	61	1			T796	1		T802	2		T459	1
values[83]	73	1			T796	1		T802	2		T459	1
values[84]	71	1			T796	1		T802	6		T459	1
values[85]	77	1			T796	1		T802	2		T459	1
values[86]	59	1			T796	1		T802	1		T459	1
values[87]	71	1			T796	2		T802	1		T459	2
values[88]	73	1			T796	3		T802	2		T459	4
values[89]	71	1			T796	2		T802	1		T459	4
values[90]	59	1			T796	1		T802	4		T459	2
values[91]	75	1			T796	2		T802	3		T459	4
values[92]	60	1			T796	1		T802	2		T459	3
values[93]	73	1			T796	1		T802	4		T459	2
values[94]	89	1			T796	2		T802	7		T459	6
values[95]	66	1			T796	1		T802	1		T459	2
values[96]	67	1			T796	1		T802	6		T459	2
values[97]	55	1			T796	2		T802	2		T459	1
values[98]	58	1			T796	6		T802	4		T459	1
values[99]	47	1			T796	2		T802	3		T459	1
values[100]	45	1			T796	1		T802	1		T459	1
values[101]	53	1			T796	2		T802	4		T459	1
values[102]	58	1			T796	2		T802	2		T459	1
values[103]	45	1			T796	2		T802	2		T459	2
values[104]	57	1			T796	1		T802	5		T459	2
values[105]	79	1			T796	3		T802	11		T459	5
values[106]	57	1			T796	1		T802	8		T459	3
values[107]	70	1			T796	1		T802	6		T459	2
values[108]	76	1			T796	2		T802	2		T459	11
values[109]	71	1			T796	2		T802	1		T459	3
values[110]	56	1			T796	3		T802	2		T459	2
values[111]	61	1			T796	1		T802	8		T459	1
values[112]	70	1			T796	4		T802	4		T459	5
values[113]	55	1			T796	2		T802	4		T459	2
values[114]	60	1			T796	1		T802	4		T459	8
values[115]	57	1			T796	2		T802	4		T459	1
values[116]	64	1			T796	2		T802	6		T459	3
values[117]	52	1			T796	3		T802	1		T459	3
values[118]	46	1			T796	1		T802	3		T459	2
values[119]	49	1			T796	1		T802	4		T459	1
values[120]	53	1			T796	1		T802	3		T459	3
values[121]	40	1			T796	1		T802	1		T459	2
values[122]	52	1			T796	2		T802	2		T459	3
values[123]	50	1			T796	4		T802	3		T459	2
values[124]	49	1			T796	4		T802	2		T459	2
values[125]	58	1			T796	1		T459	1		T815	2
values[126]	75	1			T796	1		T459	4		T815	5
values[127]	747	1			T796	33		T459	23		T815	56
values[128]	7596	1			T796	270		T459	284		T815	569