Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart2_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	146051	1			T80	106		T81	268		T82	1
values[2]	10896	1			T81	12		T435	2		T409	14
values[3]	4534	1			T81	5		T409	17		T410	1
values[4]	2863	1			T81	3		T409	10		T405	1
values[5]	1950	1			T81	12		T409	13		T405	1
values[6]	1240	1			T81	13		T409	15		T405	1
values[7]	855	1			T81	3		T409	25		T405	1
values[8]	513	1			T81	4		T409	21		T405	1
values[9]	477	1			T81	19		T409	7		T405	1
values[10]	360	1			T81	7		T409	21		T405	1
values[11]	328	1			T81	5		T409	22		T405	1
values[12]	297	1			T81	9		T409	12		T405	1
values[13]	311	1			T81	5		T409	15		T405	1
values[14]	318	1			T81	4		T409	11		T405	1
values[15]	311	1			T81	4		T409	15		T405	1
values[16]	318	1			T81	10		T409	13		T405	1
values[17]	269	1			T81	4		T409	15		T405	1
values[18]	283	1			T81	5		T409	15		T405	1
values[19]	266	1			T81	5		T409	16		T405	1
values[20]	297	1			T81	3		T409	11		T405	1
values[21]	249	1			T81	2		T409	17		T405	1
values[22]	294	1			T81	7		T409	19		T405	1
values[23]	255	1			T81	22		T409	15		T405	1
values[24]	289	1			T81	7		T409	11		T405	1
values[25]	294	1			T81	5		T409	27		T405	1
values[26]	251	1			T81	4		T409	17		T405	1
values[27]	259	1			T81	4		T409	11		T405	1
values[28]	239	1			T81	2		T409	15		T405	1
values[29]	302	1			T81	9		T409	5		T405	1
values[30]	253	1			T81	10		T409	9		T405	1
values[31]	334	1			T81	9		T409	41		T405	1
values[32]	293	1			T81	8		T409	21		T405	1
values[33]	289	1			T81	3		T409	29		T405	1
values[34]	301	1			T81	8		T409	20		T405	1
values[35]	251	1			T81	7		T409	9		T405	1
values[36]	282	1			T81	3		T409	13		T405	1
values[37]	258	1			T81	4		T409	8		T405	1
values[38]	212	1			T81	4		T409	7		T405	1
values[39]	274	1			T81	4		T409	6		T405	1
values[40]	254	1			T81	3		T409	11		T405	1
values[41]	259	1			T81	6		T409	15		T405	1
values[42]	307	1			T81	8		T409	10		T405	1
values[43]	274	1			T81	9		T409	14		T405	1
values[44]	230	1			T81	12		T409	9		T405	1
values[45]	229	1			T81	5		T409	24		T405	1
values[46]	223	1			T81	11		T409	12		T405	1
values[47]	208	1			T81	14		T409	13		T405	1
values[48]	185	1			T81	14		T409	22		T405	1
values[49]	218	1			T81	9		T409	28		T405	1
values[50]	241	1			T81	8		T409	27		T405	1
values[51]	236	1			T81	6		T409	17		T405	1
values[52]	211	1			T81	8		T409	15		T405	1
values[53]	233	1			T81	5		T409	15		T405	1
values[54]	210	1			T81	5		T409	7		T405	1
values[55]	192	1			T81	8		T409	10		T405	1
values[56]	216	1			T81	7		T409	17		T405	1
values[57]	246	1			T81	4		T409	9		T405	1
values[58]	194	1			T81	13		T409	7		T405	1
values[59]	170	1			T81	4		T409	6		T405	1
values[60]	166	1			T81	7		T409	8		T405	1
values[61]	203	1			T81	10		T409	17		T405	1
values[62]	160	1			T81	12		T409	4		T405	1
values[63]	209	1			T81	6		T409	6		T405	1
values[64]	213	1			T81	10		T409	8		T405	1
values[65]	184	1			T81	6		T405	1		T442	2
values[66]	154	1			T81	4		T405	1		T442	2
values[67]	148	1			T81	5		T405	1		T442	2
values[68]	146	1			T81	6		T405	1		T442	2
values[69]	145	1			T81	7		T405	1		T442	2
values[70]	171	1			T81	16		T405	1		T442	3
values[71]	118	1			T81	7		T405	1		T442	2
values[72]	110	1			T81	2		T405	1		T442	2
values[73]	100	1			T405	1		T442	2		T824	5
values[74]	88	1			T405	1		T442	2		T824	1
values[75]	88	1			T405	1		T442	2		T824	1
values[76]	86	1			T405	1		T442	3		T824	6
values[77]	93	1			T405	1		T442	2		T824	6
values[78]	86	1			T405	1		T442	2		T824	3
values[79]	94	1			T405	1		T442	2		T824	4
values[80]	80	1			T405	1		T442	2		T824	5
values[81]	78	1			T405	1		T442	2		T824	4
values[82]	70	1			T405	1		T442	2		T824	2
values[83]	65	1			T405	1		T442	2		T824	4
values[84]	64	1			T405	1		T442	2		T824	5
values[85]	81	1			T405	1		T442	2		T824	1
values[86]	92	1			T405	1		T442	2		T824	2
values[87]	108	1			T405	1		T442	2		T824	8
values[88]	92	1			T405	1		T442	2		T824	5
values[89]	92	1			T405	1		T442	2		T824	3
values[90]	96	1			T405	1		T442	2		T824	3
values[91]	83	1			T405	1		T442	6		T824	1
values[92]	107	1			T405	3		T442	2		T824	2
values[93]	89	1			T405	3		T442	6		T824	3
values[94]	85	1			T405	2		T442	4		T824	3
values[95]	76	1			T405	3		T442	5		T824	1
values[96]	80	1			T405	1		T442	2		T824	2
values[97]	103	1			T405	2		T442	3		T824	3
values[98]	75	1			T405	1		T442	3		T824	3
values[99]	86	1			T405	2		T442	5		T824	2
values[100]	83	1			T405	1		T442	4		T824	7
values[101]	90	1			T405	2		T442	2		T824	4
values[102]	83	1			T405	1		T442	5		T824	2
values[103]	90	1			T405	2		T442	6		T824	4
values[104]	118	1			T405	2		T442	4		T824	2
values[105]	93	1			T405	1		T442	4		T824	4
values[106]	87	1			T405	3		T442	6		T824	6
values[107]	82	1			T405	2		T442	2		T824	9
values[108]	73	1			T405	2		T442	2		T824	5
values[109]	70	1			T405	1		T442	2		T824	3
values[110]	80	1			T405	1		T442	3		T824	5
values[111]	95	1			T405	2		T442	4		T824	8
values[112]	69	1			T405	2		T442	2		T824	7
values[113]	87	1			T405	1		T442	2		T824	5
values[114]	71	1			T405	6		T442	4		T824	2
values[115]	77	1			T405	4		T442	5		T824	3
values[116]	87	1			T405	1		T442	8		T824	6
values[117]	73	1			T405	2		T442	3		T824	5
values[118]	76	1			T405	1		T442	5		T824	5
values[119]	78	1			T405	1		T442	3		T824	5
values[120]	70	1			T405	2		T442	3		T824	2
values[121]	78	1			T405	7		T442	4		T824	5
values[122]	90	1			T405	1		T442	2		T824	10
values[123]	62	1			T405	2		T442	3		T824	4
values[124]	75	1			T405	3		T442	2		T824	2
values[125]	97	1			T405	2		T442	5		T829	3
values[126]	119	1			T405	6		T442	4		T829	1
values[127]	919	1			T405	30		T442	56		T829	23
values[128]	9022	1			T405	370		T442	544		T829	262