Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rom_ctrl__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	168859	1			T72	77		T77	3		T79	10
values[2]	5301	1			T287	3		T230	2		T448	1
values[3]	2778	1			T422	1		T739	64		T523	18
values[4]	1909	1			T422	2		T739	39		T523	37
values[5]	1369	1			T422	1		T739	53		T523	27
values[6]	1044	1			T422	1		T739	43		T523	20
values[7]	904	1			T422	1		T739	46		T523	13
values[8]	798	1			T422	1		T739	46		T523	4
values[9]	653	1			T422	1		T739	48		T523	1
values[10]	572	1			T422	1		T739	12		T450	50
values[11]	549	1			T422	1		T739	10		T450	34
values[12]	573	1			T422	1		T739	8		T450	35
values[13]	517	1			T422	1		T739	1		T450	9
values[14]	445	1			T422	1		T450	3		T672	6
values[15]	330	1			T422	1		T672	13		T832	10
values[16]	335	1			T422	1		T672	31		T832	14
values[17]	295	1			T422	1		T672	13		T832	8
values[18]	309	1			T422	1		T672	4		T832	7
values[19]	257	1			T422	1		T672	7		T832	4
values[20]	213	1			T422	1		T672	14		T832	21
values[21]	200	1			T422	1		T672	3		T832	31
values[22]	192	1			T422	1		T672	2		T832	14
values[23]	164	1			T422	1		T832	7		T804	4
values[24]	189	1			T422	1		T832	2		T804	3
values[25]	163	1			T422	1		T832	2		T804	3
values[26]	167	1			T422	1		T832	1		T804	10
values[27]	161	1			T422	1		T804	11		T537	4
values[28]	118	1			T422	1		T804	1		T537	1
values[29]	149	1			T422	1		T804	6		T537	2
values[30]	131	1			T422	1		T804	4		T537	1
values[31]	127	1			T422	1		T804	3		T537	1
values[32]	100	1			T422	1		T804	3		T537	2
values[33]	82	1			T422	1		T804	1		T537	2
values[34]	90	1			T422	1		T804	14		T537	7
values[35]	101	1			T422	1		T804	8		T537	5
values[36]	90	1			T422	1		T804	8		T537	4
values[37]	86	1			T422	1		T804	9		T537	1
values[38]	106	1			T422	1		T804	17		T537	2
values[39]	116	1			T422	1		T804	19		T537	1
values[40]	123	1			T422	1		T804	25		T537	2
values[41]	102	1			T422	1		T804	23		T537	2
values[42]	111	1			T422	1		T804	25		T537	1
values[43]	76	1			T422	1		T804	5		T537	1
values[44]	72	1			T422	1		T804	1		T537	3
values[45]	69	1			T422	1		T537	2		T811	1
values[46]	57	1			T422	1		T537	1		T811	1
values[47]	72	1			T422	1		T537	2		T811	1
values[48]	85	1			T422	1		T537	5		T811	1
values[49]	86	1			T422	1		T537	1		T811	1
values[50]	78	1			T422	1		T537	2		T811	1
values[51]	75	1			T422	1		T537	4		T811	1
values[52]	65	1			T422	1		T537	1		T811	1
values[53]	59	1			T422	1		T537	4		T811	1
values[54]	65	1			T422	1		T537	1		T811	1
values[55]	62	1			T422	1		T537	2		T811	1
values[56]	68	1			T422	1		T537	3		T811	1
values[57]	67	1			T422	1		T537	6		T811	1
values[58]	60	1			T422	1		T537	4		T811	1
values[59]	73	1			T422	1		T537	4		T811	1
values[60]	60	1			T422	1		T537	3		T811	2
values[61]	57	1			T422	1		T537	1		T811	1
values[62]	63	1			T422	1		T537	1		T811	1
values[63]	58	1			T422	1		T537	2		T811	1
values[64]	65	1			T422	1		T537	5		T811	1
values[65]	57	1			T422	1		T537	4		T811	1
values[66]	63	1			T422	1		T537	6		T811	1
values[67]	57	1			T422	1		T537	4		T811	1
values[68]	67	1			T422	1		T537	2		T811	1
values[69]	75	1			T422	1		T537	2		T811	1
values[70]	68	1			T422	1		T537	1		T811	1
values[71]	53	1			T422	1		T537	2		T811	1
values[72]	73	1			T422	1		T537	4		T811	1
values[73]	62	1			T422	1		T537	2		T811	1
values[74]	59	1			T422	1		T537	1		T811	1
values[75]	68	1			T422	1		T537	1		T811	1
values[76]	72	1			T422	1		T537	8		T811	1
values[77]	75	1			T422	1		T537	3		T811	1
values[78]	67	1			T422	1		T537	5		T811	1
values[79]	73	1			T422	1		T537	3		T811	1
values[80]	63	1			T422	1		T537	2		T811	1
values[81]	68	1			T422	1		T537	2		T811	1
values[82]	70	1			T422	1		T537	6		T811	1
values[83]	62	1			T422	1		T537	3		T811	1
values[84]	72	1			T422	1		T537	4		T811	1
values[85]	71	1			T422	1		T537	1		T811	1
values[86]	90	1			T422	1		T537	2		T811	1
values[87]	90	1			T422	1		T537	1		T811	1
values[88]	73	1			T422	1		T537	1		T811	1
values[89]	89	1			T422	1		T537	4		T811	1
values[90]	93	1			T422	1		T537	6		T811	1
values[91]	100	1			T422	1		T537	5		T811	1
values[92]	91	1			T422	1		T537	3		T811	1
values[93]	98	1			T422	1		T537	3		T811	1
values[94]	106	1			T422	1		T537	8		T811	1
values[95]	82	1			T422	1		T537	1		T811	1
values[96]	86	1			T422	1		T537	3		T811	1
values[97]	98	1			T422	1		T537	7		T811	1
values[98]	103	1			T422	1		T537	5		T811	1
values[99]	108	1			T422	1		T537	8		T811	1
values[100]	108	1			T422	4		T537	6		T811	1
values[101]	105	1			T422	4		T537	4		T811	1
values[102]	113	1			T422	6		T537	2		T811	1
values[103]	114	1			T422	1		T537	2		T811	3
values[104]	122	1			T422	1		T537	3		T811	5
values[105]	120	1			T422	1		T537	3		T811	6
values[106]	105	1			T422	1		T537	4		T811	4
values[107]	99	1			T422	2		T537	6		T811	1
values[108]	97	1			T422	2		T537	6		T811	1
values[109]	98	1			T422	2		T537	2		T811	1
values[110]	110	1			T422	4		T537	3		T811	2
values[111]	114	1			T422	1		T537	7		T811	6
values[112]	134	1			T422	1		T537	6		T811	4
values[113]	112	1			T422	3		T537	2		T811	4
values[114]	109	1			T422	1		T537	8		T811	2
values[115]	108	1			T422	2		T537	5		T811	1
values[116]	102	1			T422	1		T537	2		T811	2
values[117]	135	1			T422	1		T537	2		T811	3
values[118]	127	1			T422	2		T537	4		T811	4
values[119]	92	1			T422	1		T537	5		T811	3
values[120]	116	1			T422	2		T537	7		T811	3
values[121]	97	1			T422	1		T537	8		T811	1
values[122]	89	1			T422	3		T537	8		T811	4
values[123]	119	1			T422	3		T537	17		T811	2
values[124]	168	1			T422	7		T537	12		T811	1
values[125]	382	1			T422	3		T537	27		T811	3
values[126]	816	1			T422	15		T537	55		T811	15
values[127]	3073	1			T422	95		T537	19		T811	119
values[128]	5632	1			T422	211		T537	2		T811	195