Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_ret_aon__ram_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	142451	1			T72	71		T73	1		T74	5
values[2]	9539	1			T73	1		T74	4		T287	2
values[3]	3478	1			T73	1		T74	5		T521	1
values[4]	2088	1			T73	1		T74	6		T523	1
values[5]	1426	1			T73	1		T74	4		T523	2
values[6]	1039	1			T73	1		T74	11		T523	7
values[7]	794	1			T73	1		T74	11		T523	8
values[8]	561	1			T73	1		T74	11		T523	3
values[9]	605	1			T73	1		T74	10		T523	3
values[10]	414	1			T73	1		T74	10		T523	3
values[11]	352	1			T73	1		T74	6		T523	3
values[12]	295	1			T73	1		T74	4		T523	2
values[13]	417	1			T73	1		T74	3		T523	2
values[14]	277	1			T73	1		T74	7		T523	4
values[15]	308	1			T73	1		T74	4		T523	3
values[16]	340	1			T73	1		T74	8		T523	3
values[17]	333	1			T73	1		T74	10		T523	1
values[18]	362	1			T73	1		T74	12		T523	3
values[19]	334	1			T73	1		T74	4		T523	3
values[20]	339	1			T73	1		T74	4		T523	2
values[21]	312	1			T73	1		T74	5		T523	1
values[22]	282	1			T73	1		T74	6		T523	5
values[23]	299	1			T73	1		T74	5		T523	14
values[24]	295	1			T73	1		T74	13		T523	3
values[25]	300	1			T73	1		T74	6		T523	2
values[26]	294	1			T73	1		T74	8		T523	2
values[27]	295	1			T73	1		T74	8		T523	1
values[28]	274	1			T73	1		T74	14		T523	6
values[29]	317	1			T73	1		T74	7		T523	3
values[30]	329	1			T73	1		T74	5		T523	5
values[31]	314	1			T73	1		T74	5		T835	8
values[32]	312	1			T73	1		T74	6		T835	5
values[33]	289	1			T73	1		T74	8		T835	4
values[34]	285	1			T73	1		T74	13		T835	3
values[35]	288	1			T73	1		T74	9		T835	7
values[36]	256	1			T73	1		T74	7		T835	2
values[37]	278	1			T73	1		T74	4		T835	5
values[38]	337	1			T73	1		T74	2		T835	3
values[39]	300	1			T73	1		T74	5		T835	7
values[40]	302	1			T73	1		T74	2		T835	4
values[41]	323	1			T73	1		T74	5		T835	25
values[42]	278	1			T73	1		T74	8		T835	8
values[43]	308	1			T73	1		T74	7		T835	5
values[44]	257	1			T73	1		T74	7		T835	11
values[45]	237	1			T73	1		T74	6		T835	8
values[46]	232	1			T73	1		T74	7		T835	11
values[47]	256	1			T73	1		T74	7		T835	8
values[48]	265	1			T73	1		T74	8		T835	6
values[49]	252	1			T73	1		T74	5		T835	5
values[50]	225	1			T73	1		T74	2		T835	7
values[51]	243	1			T73	1		T74	4		T835	5
values[52]	253	1			T73	1		T74	4		T835	10
values[53]	243	1			T73	1		T74	7		T835	5
values[54]	197	1			T73	1		T74	6		T835	4
values[55]	240	1			T73	1		T74	4		T835	3
values[56]	228	1			T73	1		T74	4		T835	6
values[57]	174	1			T73	1		T74	4		T835	6
values[58]	165	1			T73	1		T74	8		T835	4
values[59]	184	1			T73	1		T74	6		T835	12
values[60]	157	1			T73	1		T74	11		T835	7
values[61]	172	1			T73	1		T74	7		T835	9
values[62]	159	1			T73	1		T74	8		T835	4
values[63]	158	1			T73	2		T74	9		T835	19
values[64]	190	1			T73	1		T74	13		T835	16
values[65]	165	1			T73	1		T74	7		T807	1
values[66]	139	1			T73	1		T74	4		T807	1
values[67]	122	1			T73	1		T74	4		T807	1
values[68]	90	1			T73	1		T74	6		T807	1
values[69]	107	1			T73	1		T74	10		T807	1
values[70]	93	1			T73	1		T74	13		T807	1
values[71]	93	1			T73	1		T74	10		T807	1
values[72]	75	1			T73	1		T74	5		T807	1
values[73]	85	1			T73	1		T74	3		T807	1
values[74]	67	1			T73	1		T74	6		T807	1
values[75]	68	1			T73	1		T74	6		T807	1
values[76]	65	1			T73	1		T74	5		T807	1
values[77]	65	1			T73	2		T74	6		T807	1
values[78]	66	1			T73	1		T74	21		T807	1
values[79]	75	1			T73	1		T74	33		T807	1
values[80]	58	1			T73	1		T74	16		T807	1
values[81]	57	1			T73	1		T74	19		T807	1
values[82]	54	1			T73	1		T74	14		T807	1
values[83]	47	1			T73	1		T74	12		T807	1
values[84]	51	1			T73	1		T74	4		T807	1
values[85]	47	1			T73	1		T74	8		T807	1
values[86]	52	1			T73	1		T74	9		T807	2
values[87]	53	1			T73	1		T74	6		T807	1
values[88]	64	1			T73	1		T74	10		T807	1
values[89]	53	1			T73	1		T74	13		T807	1
values[90]	60	1			T73	1		T74	10		T807	1
values[91]	56	1			T73	1		T74	9		T807	1
values[92]	44	1			T73	1		T74	4		T807	1
values[93]	55	1			T73	1		T74	11		T807	1
values[94]	55	1			T73	1		T74	10		T807	1
values[95]	63	1			T73	1		T74	8		T807	1
values[96]	71	1			T73	1		T74	10		T807	1
values[97]	68	1			T73	1		T74	15		T807	1
values[98]	54	1			T73	1		T74	9		T807	1
values[99]	62	1			T73	1		T74	7		T807	1
values[100]	86	1			T73	1		T74	17		T807	1
values[101]	83	1			T73	1		T74	17		T807	1
values[102]	75	1			T73	1		T74	12		T807	1
values[103]	67	1			T73	1		T74	12		T807	1
values[104]	67	1			T73	1		T74	9		T807	1
values[105]	77	1			T73	1		T74	16		T807	1
values[106]	81	1			T73	1		T74	15		T807	4
values[107]	77	1			T73	1		T74	15		T807	4
values[108]	80	1			T73	1		T74	10		T807	1
values[109]	72	1			T73	1		T74	6		T807	1
values[110]	64	1			T73	1		T74	7		T807	2
values[111]	58	1			T73	1		T74	7		T807	2
values[112]	70	1			T73	1		T74	8		T807	1
values[113]	50	1			T73	2		T74	10		T807	1
values[114]	56	1			T73	12		T74	8		T807	1
values[115]	51	1			T73	1		T74	4		T807	1
values[116]	55	1			T73	3		T74	3		T807	3
values[117]	51	1			T73	3		T74	2		T807	1
values[118]	66	1			T73	1		T74	3		T807	8
values[119]	63	1			T73	1		T74	4		T807	2
values[120]	58	1			T73	2		T74	7		T807	1
values[121]	54	1			T73	7		T74	3		T807	1
values[122]	60	1			T73	2		T74	5		T807	2
values[123]	58	1			T73	1		T74	4		T807	2
values[124]	73	1			T73	1		T74	7		T807	6
values[125]	62	1			T73	2		T74	5		T807	4
values[126]	119	1			T73	2		T74	7		T807	2
values[127]	844	1			T73	23		T74	10		T807	31
values[128]	7190	1			T73	269		T74	5		T807	318