Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rv_timer_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	138639	1			T81	13		T82	59		T83	9
values[2]	10341	1			T82	2		T561	1		T550	1
values[3]	4607	1			T551	23		T560	1		T438	134
values[4]	2564	1			T551	10		T560	1		T438	51
values[5]	1759	1			T551	2		T560	1		T438	32
values[6]	1212	1			T560	1		T438	11		T904	7
values[7]	940	1			T560	1		T438	2		T904	4
values[8]	722	1			T560	1		T904	5		T888	7
values[9]	603	1			T560	1		T904	20		T888	7
values[10]	508	1			T560	1		T904	11		T888	6
values[11]	467	1			T560	1		T904	5		T888	5
values[12]	400	1			T560	1		T904	6		T888	8
values[13]	374	1			T560	1		T904	8		T888	9
values[14]	448	1			T560	1		T904	8		T888	8
values[15]	356	1			T560	1		T904	5		T888	6
values[16]	364	1			T560	1		T904	16		T888	9
values[17]	353	1			T560	1		T904	4		T888	16
values[18]	383	1			T560	1		T904	15		T888	5
values[19]	366	1			T560	1		T904	10		T888	6
values[20]	369	1			T560	1		T904	3		T888	4
values[21]	315	1			T560	1		T904	8		T888	7
values[22]	294	1			T560	1		T904	3		T888	7
values[23]	301	1			T560	1		T904	9		T888	4
values[24]	313	1			T560	1		T904	9		T888	7
values[25]	375	1			T560	1		T904	3		T888	5
values[26]	385	1			T560	1		T904	3		T888	8
values[27]	344	1			T560	1		T904	6		T888	14
values[28]	386	1			T560	1		T904	3		T888	12
values[29]	330	1			T560	1		T904	6		T888	3
values[30]	333	1			T560	1		T904	40		T888	6
values[31]	330	1			T560	1		T904	11		T888	3
values[32]	277	1			T560	1		T904	8		T888	9
values[33]	320	1			T560	1		T904	9		T888	6
values[34]	328	1			T560	1		T904	5		T888	10
values[35]	340	1			T560	1		T904	11		T888	6
values[36]	343	1			T560	1		T904	5		T888	6
values[37]	321	1			T560	1		T904	5		T888	5
values[38]	331	1			T560	1		T904	8		T888	3
values[39]	316	1			T560	1		T904	14		T888	3
values[40]	319	1			T560	1		T904	9		T888	5
values[41]	305	1			T560	1		T904	3		T888	3
values[42]	292	1			T560	1		T904	6		T888	5
values[43]	366	1			T560	1		T904	5		T888	8
values[44]	349	1			T560	1		T904	5		T888	9
values[45]	334	1			T560	1		T904	6		T888	4
values[46]	301	1			T560	1		T904	13		T888	9
values[47]	295	1			T560	1		T904	5		T888	10
values[48]	250	1			T560	1		T904	9		T888	5
values[49]	265	1			T560	1		T904	14		T888	5
values[50]	288	1			T560	1		T904	10		T888	3
values[51]	281	1			T560	1		T904	6		T888	8
values[52]	298	1			T560	1		T904	7		T888	14
values[53]	288	1			T560	1		T904	7		T888	11
values[54]	267	1			T560	1		T904	6		T888	7
values[55]	238	1			T560	1		T904	5		T888	18
values[56]	239	1			T560	1		T904	2		T888	8
values[57]	217	1			T560	1		T904	5		T888	8
values[58]	257	1			T560	1		T904	7		T888	4
values[59]	223	1			T560	1		T904	3		T888	8
values[60]	227	1			T560	1		T904	3		T888	8
values[61]	190	1			T560	1		T904	7		T888	3
values[62]	163	1			T560	1		T904	5		T888	6
values[63]	167	1			T560	1		T904	11		T888	5
values[64]	202	1			T560	1		T904	8		T888	4
values[65]	170	1			T560	1		T904	7		T888	5
values[66]	164	1			T560	1		T904	4		T888	5
values[67]	180	1			T560	1		T904	13		T888	10
values[68]	199	1			T560	1		T904	3		T888	9
values[69]	156	1			T560	1		T904	4		T888	7
values[70]	142	1			T560	1		T904	3		T888	5
values[71]	139	1			T560	1		T888	4		T515	3
values[72]	140	1			T560	1		T888	5		T515	3
values[73]	133	1			T560	1		T888	10		T515	1
values[74]	114	1			T560	1		T888	6		T515	4
values[75]	126	1			T560	1		T888	4		T515	5
values[76]	163	1			T560	1		T888	13		T515	5
values[77]	151	1			T560	1		T888	3		T515	6
values[78]	142	1			T560	1		T888	4		T515	7
values[79]	161	1			T560	1		T888	6		T515	16
values[80]	135	1			T560	1		T888	3		T515	3
values[81]	130	1			T560	1		T888	5		T515	4
values[82]	115	1			T560	1		T515	9		T905	3
values[83]	93	1			T560	1		T515	8		T905	1
values[84]	115	1			T560	1		T515	3		T905	2
values[85]	119	1			T560	1		T515	10		T905	4
values[86]	109	1			T560	1		T515	5		T905	5
values[87]	146	1			T560	1		T515	7		T905	1
values[88]	122	1			T560	1		T515	4		T905	1
values[89]	110	1			T560	1		T515	3		T905	1
values[90]	114	1			T560	1		T515	4		T905	1
values[91]	103	1			T560	1		T515	2		T905	2
values[92]	129	1			T560	2		T515	3		T905	6
values[93]	114	1			T560	1		T515	3		T905	3
values[94]	95	1			T560	1		T515	3		T905	2
values[95]	90	1			T560	1		T515	3		T905	4
values[96]	106	1			T560	1		T515	1		T905	3
values[97]	96	1			T560	1		T905	1		T646	6
values[98]	111	1			T560	1		T905	2		T646	8
values[99]	85	1			T560	1		T905	2		T646	7
values[100]	87	1			T560	1		T905	2		T646	7
values[101]	80	1			T560	1		T905	3		T646	3
values[102]	68	1			T560	1		T905	1		T646	2
values[103]	78	1			T560	1		T905	3		T646	2
values[104]	83	1			T560	1		T905	6		T646	6
values[105]	108	1			T560	1		T905	1		T646	8
values[106]	92	1			T560	1		T905	1		T646	9
values[107]	93	1			T560	1		T905	6		T646	4
values[108]	90	1			T560	1		T905	4		T646	8
values[109]	99	1			T560	1		T905	6		T646	10
values[110]	89	1			T560	1		T905	5		T646	5
values[111]	73	1			T560	2		T905	3		T897	1
values[112]	90	1			T560	1		T905	3		T897	1
values[113]	89	1			T560	1		T905	1		T897	1
values[114]	91	1			T560	1		T905	1		T897	1
values[115]	71	1			T560	1		T905	3		T897	1
values[116]	98	1			T560	1		T905	2		T897	1
values[117]	59	1			T560	1		T905	1		T897	1
values[118]	59	1			T560	1		T905	4		T897	1
values[119]	68	1			T560	1		T905	1		T897	2
values[120]	71	1			T560	1		T905	2		T897	6
values[121]	53	1			T560	2		T905	1		T897	2
values[122]	58	1			T560	2		T905	1		T897	3
values[123]	65	1			T560	3		T905	2		T897	3
values[124]	63	1			T560	4		T905	1		T897	3
values[125]	57	1			T560	1		T905	2		T897	1
values[126]	94	1			T560	1		T905	1		T897	4
values[127]	818	1			T560	26		T905	23		T897	47
values[128]	7439	1			T560	274		T905	240		T897	371