Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sysrst_ctrl_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	138255	1			T81	3		T82	70		T83	8
values[2]	8321	1			T82	1		T134	1		T257	1
values[3]	3258	1			T557	10		T558	1		T560	1
values[4]	2041	1			T557	4		T560	1		T472	10
values[5]	1275	1			T560	1		T472	3		T907	78
values[6]	849	1			T560	1		T472	8		T907	36
values[7]	705	1			T560	1		T472	12		T907	46
values[8]	601	1			T560	1		T472	13		T907	22
values[9]	446	1			T560	1		T472	3		T907	4
values[10]	375	1			T560	1		T472	2		T907	1
values[11]	317	1			T560	1		T472	5		T888	8
values[12]	324	1			T560	1		T472	10		T888	5
values[13]	343	1			T560	1		T472	5		T888	8
values[14]	334	1			T560	1		T472	17		T888	10
values[15]	271	1			T560	1		T472	14		T888	3
values[16]	274	1			T560	1		T472	8		T888	3
values[17]	284	1			T560	1		T472	4		T888	4
values[18]	313	1			T560	1		T472	8		T888	9
values[19]	320	1			T560	1		T472	17		T888	20
values[20]	308	1			T560	1		T472	4		T888	4
values[21]	274	1			T560	1		T472	3		T888	6
values[22]	305	1			T560	1		T472	6		T888	13
values[23]	312	1			T560	1		T472	6		T888	12
values[24]	298	1			T560	1		T472	13		T888	3
values[25]	307	1			T560	1		T472	11		T888	3
values[26]	294	1			T560	1		T472	4		T888	10
values[27]	266	1			T560	1		T472	5		T888	7
values[28]	253	1			T560	1		T472	5		T888	4
values[29]	266	1			T560	1		T472	8		T888	7
values[30]	257	1			T560	1		T472	5		T888	9
values[31]	268	1			T560	1		T472	3		T888	6
values[32]	286	1			T560	1		T472	18		T888	4
values[33]	344	1			T560	1		T472	7		T888	15
values[34]	331	1			T560	1		T472	16		T888	4
values[35]	275	1			T560	1		T472	7		T888	10
values[36]	295	1			T560	1		T472	6		T888	9
values[37]	277	1			T560	1		T472	3		T888	5
values[38]	275	1			T560	1		T472	3		T888	22
values[39]	301	1			T560	1		T472	5		T888	8
values[40]	247	1			T560	1		T472	5		T888	9
values[41]	274	1			T560	1		T472	12		T888	17
values[42]	261	1			T560	1		T472	8		T888	9
values[43]	252	1			T560	2		T472	21		T888	11
values[44]	272	1			T560	1		T472	6		T888	8
values[45]	266	1			T560	1		T472	5		T888	4
values[46]	274	1			T560	1		T472	5		T888	7
values[47]	229	1			T560	1		T472	3		T888	4
values[48]	264	1			T560	1		T472	3		T888	17
values[49]	217	1			T560	1		T472	5		T888	3
values[50]	223	1			T560	1		T472	4		T888	7
values[51]	288	1			T560	1		T472	5		T888	6
values[52]	233	1			T560	1		T472	4		T888	3
values[53]	265	1			T560	1		T472	4		T888	13
values[54]	277	1			T560	1		T472	5		T888	4
values[55]	269	1			T560	1		T472	8		T888	3
values[56]	207	1			T560	1		T472	13		T888	6
values[57]	207	1			T560	1		T472	12		T888	2
values[58]	211	1			T560	1		T888	18		T890	1
values[59]	179	1			T560	1		T888	6		T890	1
values[60]	167	1			T560	1		T890	1		T723	4
values[61]	217	1			T560	1		T890	1		T723	12
values[62]	219	1			T560	1		T890	1		T723	12
values[63]	190	1			T560	1		T890	1		T723	7
values[64]	169	1			T560	1		T890	1		T723	7
values[65]	166	1			T560	1		T890	1		T723	12
values[66]	161	1			T560	1		T890	1		T723	6
values[67]	179	1			T560	1		T890	1		T723	6
values[68]	152	1			T560	1		T890	1		T723	5
values[69]	121	1			T560	1		T890	1		T723	6
values[70]	109	1			T560	1		T890	1		T723	7
values[71]	87	1			T560	1		T890	1		T723	4
values[72]	113	1			T560	1		T890	1		T723	5
values[73]	105	1			T560	1		T890	1		T723	7
values[74]	85	1			T560	1		T890	1		T723	15
values[75]	72	1			T560	1		T890	1		T723	10
values[76]	57	1			T560	1		T890	1		T723	11
values[77]	69	1			T560	1		T890	1		T723	5
values[78]	53	1			T560	1		T890	1		T723	5
values[79]	53	1			T560	1		T890	1		T903	1
values[80]	71	1			T560	1		T890	1		T903	1
values[81]	55	1			T560	1		T890	1		T903	1
values[82]	51	1			T560	1		T890	1		T903	1
values[83]	44	1			T560	1		T890	1		T903	1
values[84]	64	1			T560	2		T890	3		T903	1
values[85]	53	1			T560	1		T890	2		T903	1
values[86]	49	1			T560	1		T890	1		T903	1
values[87]	50	1			T560	1		T890	5		T903	1
values[88]	62	1			T560	1		T890	1		T903	2
values[89]	59	1			T560	1		T890	1		T903	2
values[90]	69	1			T560	1		T890	4		T903	3
values[91]	65	1			T560	1		T890	3		T903	1
values[92]	75	1			T560	1		T890	4		T903	3
values[93]	78	1			T560	1		T890	1		T903	4
values[94]	66	1			T560	1		T890	5		T903	1
values[95]	76	1			T560	1		T890	1		T903	7
values[96]	72	1			T560	1		T890	2		T903	15
values[97]	65	1			T560	1		T890	3		T903	1
values[98]	55	1			T560	1		T890	2		T903	1
values[99]	65	1			T560	1		T890	2		T903	3
values[100]	57	1			T560	1		T890	3		T903	1
values[101]	61	1			T560	1		T890	5		T903	2
values[102]	54	1			T560	1		T890	2		T903	2
values[103]	64	1			T560	1		T890	4		T903	1
values[104]	59	1			T560	1		T890	1		T903	4
values[105]	49	1			T560	1		T890	1		T903	1
values[106]	56	1			T560	1		T890	3		T903	2
values[107]	50	1			T560	1		T890	1		T903	5
values[108]	47	1			T560	1		T890	4		T903	1
values[109]	55	1			T560	1		T890	2		T903	2
values[110]	51	1			T560	1		T890	1		T903	2
values[111]	56	1			T560	1		T890	1		T903	3
values[112]	62	1			T560	1		T890	2		T903	2
values[113]	58	1			T560	1		T890	2		T903	4
values[114]	50	1			T560	1		T890	4		T903	3
values[115]	61	1			T560	1		T890	4		T903	2
values[116]	66	1			T560	3		T890	2		T903	2
values[117]	58	1			T560	6		T890	4		T903	1
values[118]	63	1			T560	3		T890	1		T903	4
values[119]	72	1			T560	4		T890	4		T903	3
values[120]	74	1			T560	5		T890	1		T903	1
values[121]	61	1			T560	2		T890	1		T903	3
values[122]	60	1			T560	6		T890	2		T903	1
values[123]	57	1			T560	1		T890	5		T903	1
values[124]	61	1			T560	4		T890	1		T903	1
values[125]	79	1			T560	1		T890	2		T903	3
values[126]	83	1			T560	4		T890	2		T903	2
values[127]	698	1			T560	26		T890	28		T903	29
values[128]	7020	1			T560	307		T890	291		T903	269