Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart3_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	141117	1			T72	58		T73	7		T74	37
values[2]	9152	1			T72	4		T74	13		T214	3
values[3]	3392	1			T74	6		T465	1		T441	1
values[4]	2071	1			T441	1		T552	3		T472	4
values[5]	1410	1			T441	1		T552	5		T472	3
values[6]	990	1			T441	1		T552	4		T472	4
values[7]	580	1			T441	1		T472	6		T539	2
values[8]	437	1			T441	1		T472	6		T734	5
values[9]	390	1			T441	1		T472	5		T734	11
values[10]	311	1			T441	1		T472	5		T734	8
values[11]	258	1			T441	1		T472	4		T734	5
values[12]	262	1			T441	1		T472	6		T734	8
values[13]	282	1			T441	1		T472	5		T734	9
values[14]	254	1			T441	1		T472	4		T734	4
values[15]	222	1			T441	1		T472	4		T734	10
values[16]	186	1			T441	1		T472	2		T824	1
values[17]	281	1			T441	1		T472	1		T824	1
values[18]	238	1			T441	1		T472	1		T824	1
values[19]	238	1			T441	1		T472	7		T824	1
values[20]	192	1			T441	1		T472	3		T824	1
values[21]	218	1			T441	1		T472	1		T824	1
values[22]	269	1			T441	1		T472	8		T824	1
values[23]	249	1			T441	1		T472	11		T824	1
values[24]	232	1			T441	1		T472	10		T824	1
values[25]	239	1			T441	1		T472	2		T824	1
values[26]	234	1			T441	1		T472	7		T824	1
values[27]	248	1			T441	1		T472	2		T824	1
values[28]	234	1			T441	1		T472	8		T824	1
values[29]	225	1			T441	1		T472	3		T824	1
values[30]	197	1			T441	1		T472	2		T824	1
values[31]	219	1			T441	1		T472	1		T824	1
values[32]	204	1			T441	1		T472	1		T824	1
values[33]	198	1			T441	1		T472	2		T824	1
values[34]	266	1			T441	1		T472	2		T824	1
values[35]	225	1			T441	1		T472	4		T824	1
values[36]	242	1			T441	1		T472	2		T824	1
values[37]	225	1			T441	1		T472	2		T824	1
values[38]	174	1			T441	1		T472	2		T824	1
values[39]	189	1			T441	1		T472	3		T824	1
values[40]	182	1			T441	1		T472	1		T824	1
values[41]	209	1			T441	1		T472	2		T824	1
values[42]	206	1			T441	1		T472	6		T824	1
values[43]	256	1			T441	1		T472	6		T824	1
values[44]	227	1			T441	1		T472	1		T824	1
values[45]	215	1			T441	1		T472	2		T824	1
values[46]	203	1			T441	1		T472	2		T824	1
values[47]	224	1			T441	1		T472	3		T824	1
values[48]	217	1			T441	1		T472	5		T824	1
values[49]	200	1			T441	1		T472	3		T824	1
values[50]	201	1			T441	1		T472	4		T824	1
values[51]	227	1			T441	1		T472	6		T824	1
values[52]	209	1			T441	1		T472	4		T824	1
values[53]	151	1			T441	1		T472	1		T824	1
values[54]	170	1			T441	1		T472	5		T824	1
values[55]	163	1			T441	1		T472	8		T824	1
values[56]	159	1			T441	1		T472	3		T824	1
values[57]	160	1			T441	1		T472	1		T824	1
values[58]	159	1			T441	1		T472	2		T824	1
values[59]	142	1			T441	1		T472	4		T824	1
values[60]	151	1			T441	1		T472	5		T824	1
values[61]	148	1			T441	1		T472	13		T824	1
values[62]	172	1			T441	1		T472	7		T824	1
values[63]	175	1			T441	1		T472	2		T824	1
values[64]	154	1			T441	1		T472	2		T824	1
values[65]	159	1			T441	1		T472	7		T824	1
values[66]	131	1			T441	1		T472	7		T824	1
values[67]	145	1			T441	1		T472	5		T824	1
values[68]	172	1			T441	1		T472	16		T824	1
values[69]	181	1			T441	1		T472	22		T824	1
values[70]	166	1			T441	1		T472	8		T824	1
values[71]	128	1			T441	1		T472	4		T824	1
values[72]	141	1			T441	1		T472	7		T824	1
values[73]	108	1			T441	1		T472	22		T824	1
values[74]	92	1			T441	1		T472	16		T824	1
values[75]	84	1			T441	1		T472	9		T824	1
values[76]	90	1			T441	1		T472	13		T824	1
values[77]	95	1			T441	1		T472	6		T824	1
values[78]	112	1			T441	1		T472	9		T824	1
values[79]	127	1			T441	1		T472	11		T824	1
values[80]	116	1			T441	1		T472	16		T824	1
values[81]	108	1			T441	1		T824	1		T524	24
values[82]	81	1			T441	1		T824	1		T524	19
values[83]	102	1			T441	1		T824	1		T524	16
values[84]	76	1			T441	1		T824	1		T524	18
values[85]	65	1			T441	1		T824	1		T524	14
values[86]	70	1			T441	1		T824	1		T524	9
values[87]	73	1			T441	1		T824	1		T524	6
values[88]	110	1			T441	3		T824	1		T524	9
values[89]	64	1			T441	1		T824	1		T524	4
values[90]	42	1			T441	1		T824	1		T524	2
values[91]	74	1			T441	1		T824	1		T524	2
values[92]	62	1			T441	1		T824	1		T524	6
values[93]	57	1			T441	1		T824	1		T524	2
values[94]	65	1			T441	1		T824	1		T524	3
values[95]	56	1			T441	1		T824	1		T524	2
values[96]	59	1			T441	1		T824	1		T524	1
values[97]	64	1			T441	1		T824	1		T524	5
values[98]	66	1			T441	1		T824	1		T524	1
values[99]	53	1			T441	1		T824	1		T524	6
values[100]	62	1			T441	1		T824	1		T524	4
values[101]	79	1			T441	1		T824	2		T524	8
values[102]	79	1			T441	1		T824	4		T524	6
values[103]	73	1			T441	1		T824	1		T524	2
values[104]	54	1			T441	1		T824	2		T524	6
values[105]	50	1			T441	1		T824	3		T524	1
values[106]	56	1			T441	1		T824	7		T524	5
values[107]	56	1			T441	1		T824	2		T524	2
values[108]	72	1			T441	1		T824	1		T524	5
values[109]	61	1			T441	1		T824	1		T524	5
values[110]	56	1			T441	1		T824	2		T524	2
values[111]	53	1			T441	1		T824	3		T524	3
values[112]	64	1			T441	1		T824	5		T524	3
values[113]	69	1			T441	1		T824	2		T524	6
values[114]	50	1			T441	1		T824	1		T524	8
values[115]	41	1			T441	1		T824	1		T524	6
values[116]	44	1			T441	2		T824	3		T524	2
values[117]	49	1			T441	1		T824	1		T524	3
values[118]	47	1			T441	2		T824	1		T524	2
values[119]	44	1			T441	2		T824	4		T524	4
values[120]	54	1			T441	1		T824	2		T524	1
values[121]	56	1			T441	1		T824	2		T524	3
values[122]	53	1			T441	3		T824	1		T524	11
values[123]	71	1			T441	1		T824	3		T524	7
values[124]	62	1			T441	1		T824	2		T524	3
values[125]	82	1			T441	5		T824	1		T524	5
values[126]	95	1			T441	3		T824	2		T524	2
values[127]	567	1			T441	41		T824	33		T859	51
values[128]	4573	1			T441	363		T824	323		T859	20