Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_device_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	145557	1			T79	1		T80	1		T81	42
values[2]	10688	1			T79	1		T80	1		T81	2
values[3]	3730	1			T79	1		T80	1		T563	1
values[4]	2139	1			T79	1		T80	1		T846	1
values[5]	1297	1			T79	1		T80	1		T846	1
values[6]	987	1			T79	1		T80	1		T846	1
values[7]	800	1			T79	1		T80	1		T846	1
values[8]	624	1			T79	1		T80	1		T846	1
values[9]	508	1			T79	1		T80	1		T846	1
values[10]	480	1			T79	1		T80	1		T846	1
values[11]	385	1			T79	1		T80	1		T846	1
values[12]	414	1			T79	1		T80	1		T846	1
values[13]	354	1			T79	1		T80	1		T846	1
values[14]	340	1			T79	1		T80	1		T846	1
values[15]	338	1			T79	1		T80	1		T846	1
values[16]	363	1			T79	1		T80	1		T846	1
values[17]	338	1			T79	1		T80	1		T846	1
values[18]	386	1			T79	1		T80	1		T846	1
values[19]	314	1			T79	1		T80	1		T846	1
values[20]	340	1			T79	1		T80	1		T846	1
values[21]	322	1			T79	1		T80	1		T846	1
values[22]	311	1			T79	1		T80	1		T846	1
values[23]	379	1			T79	1		T80	1		T846	1
values[24]	348	1			T79	1		T80	1		T846	1
values[25]	378	1			T79	1		T80	1		T846	1
values[26]	372	1			T79	1		T80	1		T846	1
values[27]	306	1			T79	1		T80	1		T846	1
values[28]	352	1			T79	1		T80	1		T846	1
values[29]	336	1			T79	1		T80	1		T846	1
values[30]	356	1			T79	1		T80	1		T846	1
values[31]	285	1			T79	1		T80	1		T846	1
values[32]	358	1			T79	1		T80	1		T846	1
values[33]	327	1			T79	1		T80	1		T846	1
values[34]	328	1			T79	1		T80	1		T846	1
values[35]	353	1			T79	1		T80	1		T846	1
values[36]	364	1			T79	1		T80	1		T846	1
values[37]	338	1			T79	1		T80	1		T846	1
values[38]	319	1			T79	1		T80	1		T846	1
values[39]	358	1			T79	1		T80	1		T846	1
values[40]	334	1			T79	1		T80	1		T846	1
values[41]	331	1			T79	1		T80	1		T846	1
values[42]	339	1			T79	1		T80	1		T846	1
values[43]	295	1			T79	1		T80	1		T846	1
values[44]	289	1			T79	1		T80	1		T846	1
values[45]	289	1			T79	1		T80	1		T846	1
values[46]	380	1			T79	1		T80	1		T846	1
values[47]	333	1			T79	1		T80	1		T846	1
values[48]	281	1			T79	1		T80	1		T846	1
values[49]	268	1			T79	1		T80	1		T846	1
values[50]	251	1			T79	1		T80	1		T846	1
values[51]	316	1			T79	1		T80	1		T846	1
values[52]	248	1			T79	1		T80	1		T846	1
values[53]	250	1			T79	1		T80	1		T846	1
values[54]	274	1			T79	1		T80	1		T846	1
values[55]	245	1			T79	1		T80	1		T846	1
values[56]	230	1			T79	1		T80	1		T846	1
values[57]	279	1			T79	1		T80	1		T846	1
values[58]	234	1			T79	1		T80	1		T846	1
values[59]	234	1			T79	1		T80	1		T846	1
values[60]	199	1			T79	1		T80	1		T846	1
values[61]	223	1			T79	1		T80	1		T846	1
values[62]	263	1			T79	1		T80	1		T846	1
values[63]	269	1			T79	1		T80	1		T846	1
values[64]	159	1			T79	1		T80	1		T846	1
values[65]	157	1			T79	1		T80	1		T846	1
values[66]	201	1			T79	1		T80	1		T846	1
values[67]	225	1			T79	1		T80	1		T846	1
values[68]	221	1			T79	1		T80	1		T846	1
values[69]	175	1			T79	1		T80	1		T846	1
values[70]	171	1			T79	1		T80	1		T846	1
values[71]	178	1			T79	1		T80	1		T846	1
values[72]	177	1			T79	1		T80	1		T846	1
values[73]	152	1			T79	1		T80	1		T846	1
values[74]	168	1			T79	1		T80	1		T846	1
values[75]	184	1			T79	1		T80	1		T846	1
values[76]	189	1			T79	1		T80	1		T846	1
values[77]	127	1			T79	1		T80	1		T846	1
values[78]	124	1			T79	1		T80	1		T846	1
values[79]	130	1			T79	1		T80	1		T846	1
values[80]	117	1			T79	1		T80	1		T846	1
values[81]	127	1			T79	1		T80	1		T846	1
values[82]	120	1			T79	1		T80	2		T846	1
values[83]	94	1			T79	1		T80	3		T846	1
values[84]	121	1			T79	1		T80	2		T846	1
values[85]	119	1			T79	1		T80	12		T846	1
values[86]	103	1			T79	1		T80	3		T846	1
values[87]	136	1			T79	1		T80	2		T846	1
values[88]	114	1			T79	1		T80	2		T846	1
values[89]	121	1			T79	1		T80	4		T846	1
values[90]	120	1			T79	1		T80	10		T846	1
values[91]	101	1			T79	1		T80	1		T846	1
values[92]	104	1			T79	1		T80	1		T846	1
values[93]	96	1			T79	1		T80	3		T846	1
values[94]	113	1			T79	1		T80	3		T846	2
values[95]	99	1			T79	1		T80	1		T846	1
values[96]	86	1			T79	1		T80	2		T846	1
values[97]	99	1			T79	1		T80	3		T846	1
values[98]	95	1			T79	1		T80	5		T846	1
values[99]	91	1			T79	1		T80	5		T846	1
values[100]	78	1			T79	1		T80	2		T846	1
values[101]	79	1			T79	1		T80	2		T846	1
values[102]	83	1			T79	1		T80	1		T846	1
values[103]	86	1			T79	1		T80	2		T846	1
values[104]	91	1			T79	1		T80	1		T846	1
values[105]	74	1			T79	1		T80	1		T846	1
values[106]	74	1			T79	1		T80	2		T846	1
values[107]	56	1			T79	1		T80	1		T846	1
values[108]	69	1			T79	1		T80	1		T846	1
values[109]	66	1			T79	1		T80	1		T846	1
values[110]	72	1			T79	1		T80	1		T846	1
values[111]	75	1			T79	2		T80	1		T846	3
values[112]	75	1			T79	1		T80	1		T846	1
values[113]	65	1			T79	1		T80	1		T846	2
values[114]	58	1			T79	1		T80	2		T846	3
values[115]	56	1			T79	1		T80	2		T846	2
values[116]	58	1			T79	1		T80	2		T846	1
values[117]	55	1			T79	1		T80	1		T846	2
values[118]	52	1			T79	1		T80	3		T846	2
values[119]	45	1			T79	1		T80	3		T846	2
values[120]	49	1			T79	1		T80	1		T846	1
values[121]	58	1			T79	1		T80	2		T846	2
values[122]	52	1			T79	1		T80	2		T846	3
values[123]	61	1			T79	1		T80	2		T846	1
values[124]	52	1			T79	1		T80	2		T846	2
values[125]	58	1			T79	1		T80	6		T846	1
values[126]	74	1			T79	1		T80	3		T846	2
values[127]	651	1			T79	24		T80	36		T846	35
values[128]	5645	1			T79	260		T80	295		T846	393