Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_ret_aon__ram_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	146572	1			T80	1		T81	35		T86	5
values[2]	9934	1			T80	1		T86	1		T84	92
values[3]	3464	1			T80	1		T84	1		T603	5
values[4]	2072	1			T80	1		T836	1		T452	94
values[5]	1308	1			T80	1		T836	1		T452	67
values[6]	778	1			T80	1		T836	1		T452	17
values[7]	648	1			T80	1		T836	1		T452	22
values[8]	445	1			T80	1		T836	1		T452	3
values[9]	375	1			T80	1		T836	1		T462	24
values[10]	313	1			T80	1		T836	1		T462	9
values[11]	321	1			T80	1		T836	1		T462	5
values[12]	295	1			T80	1		T836	1		T462	10
values[13]	299	1			T80	1		T836	1		T462	12
values[14]	268	1			T80	1		T836	1		T462	17
values[15]	259	1			T80	1		T836	2		T462	8
values[16]	270	1			T80	1		T836	1		T462	5
values[17]	258	1			T80	1		T836	1		T866	4
values[18]	259	1			T80	1		T836	1		T866	6
values[19]	296	1			T80	1		T836	1		T866	7
values[20]	216	1			T80	1		T836	1		T866	3
values[21]	238	1			T80	1		T836	1		T866	9
values[22]	220	1			T80	1		T836	1		T866	6
values[23]	239	1			T80	1		T836	1		T866	13
values[24]	205	1			T80	1		T836	1		T866	6
values[25]	278	1			T80	1		T836	1		T866	5
values[26]	221	1			T80	1		T836	1		T866	13
values[27]	284	1			T80	1		T836	1		T866	6
values[28]	275	1			T80	1		T836	1		T866	2
values[29]	250	1			T80	1		T836	1		T866	7
values[30]	246	1			T80	1		T836	1		T866	8
values[31]	208	1			T80	1		T836	1		T866	5
values[32]	211	1			T80	1		T836	1		T866	3
values[33]	214	1			T80	1		T836	1		T866	13
values[34]	179	1			T80	1		T836	1		T866	9
values[35]	210	1			T80	1		T836	1		T866	8
values[36]	245	1			T80	1		T836	1		T866	11
values[37]	277	1			T80	1		T836	1		T866	10
values[38]	260	1			T80	1		T836	1		T866	10
values[39]	234	1			T80	1		T836	1		T866	5
values[40]	240	1			T80	1		T836	1		T866	3
values[41]	218	1			T80	1		T836	1		T866	7
values[42]	214	1			T80	1		T836	1		T866	11
values[43]	229	1			T80	1		T836	1		T866	16
values[44]	199	1			T80	1		T836	1		T866	4
values[45]	229	1			T80	1		T836	1		T866	19
values[46]	195	1			T80	1		T836	1		T866	3
values[47]	202	1			T80	1		T836	1		T866	15
values[48]	202	1			T80	1		T836	1		T866	4
values[49]	192	1			T80	1		T836	1		T866	4
values[50]	182	1			T80	1		T836	1		T866	4
values[51]	196	1			T80	1		T836	1		T866	5
values[52]	183	1			T80	1		T836	1		T866	7
values[53]	165	1			T80	1		T836	1		T866	10
values[54]	168	1			T80	1		T836	1		T866	11
values[55]	173	1			T80	1		T836	1		T866	5
values[56]	157	1			T80	1		T836	1		T866	4
values[57]	146	1			T80	1		T836	1		T866	6
values[58]	153	1			T80	1		T836	1		T866	24
values[59]	155	1			T80	1		T836	1		T866	5
values[60]	177	1			T80	1		T836	1		T866	4
values[61]	174	1			T80	1		T836	1		T866	12
values[62]	189	1			T80	1		T836	1		T866	8
values[63]	191	1			T80	1		T836	1		T866	3
values[64]	157	1			T80	1		T836	1		T866	10
values[65]	131	1			T80	1		T836	1		T866	5
values[66]	143	1			T80	1		T836	1		T866	3
values[67]	142	1			T80	1		T836	1		T866	4
values[68]	107	1			T80	1		T836	1		T866	4
values[69]	105	1			T80	1		T836	1		T866	5
values[70]	93	1			T80	1		T836	1		T866	6
values[71]	79	1			T80	1		T836	1		T866	7
values[72]	67	1			T80	1		T836	1		T866	4
values[73]	81	1			T80	1		T836	1		T866	11
values[74]	72	1			T80	1		T836	1		T866	2
values[75]	65	1			T80	2		T836	1		T855	1
values[76]	67	1			T80	1		T836	1		T855	1
values[77]	74	1			T80	1		T836	1		T855	1
values[78]	76	1			T80	1		T836	1		T855	1
values[79]	46	1			T80	1		T836	1		T855	1
values[80]	51	1			T80	1		T836	1		T855	1
values[81]	47	1			T80	1		T836	1		T855	1
values[82]	46	1			T80	1		T836	1		T855	1
values[83]	44	1			T80	1		T836	1		T855	1
values[84]	66	1			T80	1		T836	1		T855	1
values[85]	78	1			T80	1		T836	1		T855	1
values[86]	55	1			T80	1		T836	1		T855	1
values[87]	70	1			T80	1		T836	1		T855	1
values[88]	67	1			T80	1		T836	1		T855	1
values[89]	63	1			T80	1		T836	1		T855	1
values[90]	73	1			T80	1		T836	1		T855	1
values[91]	82	1			T80	1		T836	2		T855	1
values[92]	54	1			T80	1		T836	1		T855	1
values[93]	33	1			T80	1		T836	1		T855	1
values[94]	44	1			T80	2		T836	1		T855	1
values[95]	55	1			T80	5		T836	1		T855	1
values[96]	61	1			T80	2		T836	1		T855	1
values[97]	52	1			T80	4		T836	3		T855	1
values[98]	53	1			T80	3		T836	1		T855	1
values[99]	65	1			T80	2		T836	2		T855	1
values[100]	69	1			T80	1		T836	2		T855	1
values[101]	61	1			T80	2		T836	1		T855	1
values[102]	63	1			T80	1		T836	1		T855	1
values[103]	61	1			T80	1		T836	1		T855	1
values[104]	46	1			T80	2		T836	1		T855	1
values[105]	49	1			T80	1		T836	2		T855	1
values[106]	41	1			T80	3		T836	1		T855	1
values[107]	53	1			T80	5		T836	3		T855	1
values[108]	56	1			T80	2		T836	3		T855	1
values[109]	51	1			T80	1		T836	1		T855	1
values[110]	53	1			T80	1		T836	4		T855	1
values[111]	66	1			T80	4		T836	3		T855	1
values[112]	69	1			T80	3		T836	7		T855	1
values[113]	64	1			T80	1		T836	1		T855	1
values[114]	73	1			T80	1		T836	1		T855	1
values[115]	53	1			T80	3		T836	3		T855	1
values[116]	57	1			T80	3		T836	3		T855	1
values[117]	53	1			T80	1		T836	1		T855	1
values[118]	53	1			T80	1		T836	1		T855	1
values[119]	51	1			T80	1		T836	2		T855	1
values[120]	58	1			T80	2		T836	3		T855	1
values[121]	60	1			T80	5		T836	2		T855	1
values[122]	54	1			T80	2		T836	3		T855	1
values[123]	44	1			T80	1		T836	2		T855	1
values[124]	40	1			T80	1		T836	2		T855	1
values[125]	56	1			T80	3		T836	2		T855	1
values[126]	110	1			T80	2		T836	1		T855	5
values[127]	722	1			T80	38		T836	23		T855	26
values[128]	5617	1			T80	306		T836	312		T855	263