Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.aon_timer_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	144959	1			T78	289		T79	9		T80	6
values[2]	10705	1			T78	4		T84	7		T214	161
values[3]	4172	1			T84	2		T214	53		T539	1
values[4]	2514	1			T84	1		T214	26		T541	13
values[5]	1633	1			T84	1		T214	8		T541	11
values[6]	1126	1			T84	3		T214	5		T541	14
values[7]	826	1			T84	3		T214	8		T541	10
values[8]	593	1			T84	1		T214	6		T541	8
values[9]	558	1			T84	1		T214	2		T541	10
values[10]	484	1			T84	2		T541	4		T672	1
values[11]	465	1			T84	1		T541	12		T672	1
values[12]	417	1			T84	3		T541	5		T672	1
values[13]	410	1			T84	1		T541	6		T672	1
values[14]	349	1			T84	3		T541	2		T672	1
values[15]	343	1			T84	5		T541	1		T672	1
values[16]	344	1			T84	2		T541	1		T672	1
values[17]	339	1			T84	5		T541	2		T672	1
values[18]	329	1			T84	13		T541	6		T672	1
values[19]	280	1			T84	7		T541	8		T672	1
values[20]	326	1			T84	11		T541	5		T672	1
values[21]	322	1			T84	7		T541	4		T672	1
values[22]	402	1			T84	7		T541	4		T672	1
values[23]	376	1			T84	7		T541	3		T672	1
values[24]	308	1			T84	9		T541	2		T672	1
values[25]	300	1			T84	4		T541	1		T672	1
values[26]	315	1			T84	1		T541	5		T672	1
values[27]	350	1			T84	2		T541	3		T672	1
values[28]	315	1			T84	4		T541	3		T672	1
values[29]	340	1			T84	9		T541	7		T672	1
values[30]	338	1			T84	2		T541	2		T672	1
values[31]	320	1			T84	4		T541	1		T672	1
values[32]	306	1			T84	3		T541	6		T672	1
values[33]	284	1			T84	2		T541	7		T672	1
values[34]	268	1			T84	3		T541	3		T672	1
values[35]	311	1			T84	3		T541	2		T672	1
values[36]	343	1			T84	3		T541	3		T672	1
values[37]	314	1			T84	1		T541	1		T672	1
values[38]	282	1			T84	2		T541	1		T672	1
values[39]	323	1			T84	1		T541	6		T672	1
values[40]	309	1			T84	1		T541	6		T672	1
values[41]	296	1			T84	2		T541	7		T672	1
values[42]	308	1			T84	2		T541	6		T672	1
values[43]	297	1			T84	2		T541	6		T672	1
values[44]	276	1			T84	6		T541	9		T672	1
values[45]	323	1			T84	3		T541	6		T672	1
values[46]	251	1			T84	1		T541	2		T672	1
values[47]	287	1			T84	8		T541	2		T672	1
values[48]	268	1			T84	4		T541	1		T672	1
values[49]	282	1			T84	2		T541	2		T672	1
values[50]	268	1			T84	3		T541	4		T672	1
values[51]	264	1			T84	3		T541	12		T672	1
values[52]	291	1			T84	3		T541	5		T672	1
values[53]	249	1			T84	4		T672	1		T465	31
values[54]	264	1			T84	3		T672	1		T465	13
values[55]	264	1			T84	5		T672	1		T465	16
values[56]	300	1			T84	2		T672	1		T465	13
values[57]	297	1			T84	3		T672	1		T465	7
values[58]	269	1			T84	1		T672	1		T465	8
values[59]	216	1			T84	1		T672	1		T465	11
values[60]	246	1			T84	5		T672	1		T465	24
values[61]	232	1			T84	5		T672	1		T465	6
values[62]	217	1			T84	3		T672	1		T465	15
values[63]	213	1			T84	2		T672	1		T465	8
values[64]	205	1			T84	5		T672	1		T465	4
values[65]	131	1			T84	1		T672	1		T453	10
values[66]	145	1			T84	2		T672	1		T453	4
values[67]	160	1			T84	3		T672	1		T453	7
values[68]	151	1			T84	2		T672	1		T453	11
values[69]	165	1			T84	1		T672	1		T453	8
values[70]	125	1			T84	2		T672	1		T453	3
values[71]	127	1			T84	3		T672	1		T453	7
values[72]	127	1			T84	4		T672	1		T453	9
values[73]	133	1			T84	1		T672	1		T453	5
values[74]	192	1			T84	2		T672	1		T453	5
values[75]	133	1			T84	2		T672	1		T453	5
values[76]	111	1			T84	1		T672	1		T453	1
values[77]	98	1			T84	3		T672	1		T824	2
values[78]	104	1			T84	2		T672	1		T824	2
values[79]	134	1			T84	2		T672	1		T824	2
values[80]	137	1			T84	7		T672	1		T824	2
values[81]	98	1			T84	7		T672	1		T824	2
values[82]	101	1			T84	3		T672	1		T824	2
values[83]	96	1			T84	5		T672	1		T824	2
values[84]	71	1			T84	2		T672	1		T824	2
values[85]	88	1			T84	5		T672	1		T824	2
values[86]	99	1			T84	9		T672	1		T824	2
values[87]	80	1			T84	1		T672	1		T824	2
values[88]	92	1			T84	1		T672	1		T824	2
values[89]	120	1			T84	6		T672	1		T824	2
values[90]	96	1			T84	6		T672	1		T824	2
values[91]	90	1			T84	4		T672	1		T824	2
values[92]	101	1			T84	2		T672	1		T824	2
values[93]	111	1			T84	3		T672	1		T824	2
values[94]	104	1			T84	2		T672	1		T824	2
values[95]	99	1			T84	2		T672	1		T824	2
values[96]	110	1			T84	4		T672	1		T824	4
values[97]	106	1			T84	3		T672	1		T824	2
values[98]	109	1			T84	8		T672	1		T824	2
values[99]	121	1			T84	15		T672	1		T824	2
values[100]	120	1			T84	2		T672	1		T824	2
values[101]	119	1			T84	3		T672	1		T824	2
values[102]	89	1			T84	7		T672	2		T824	2
values[103]	93	1			T84	6		T672	1		T824	2
values[104]	85	1			T84	1		T672	1		T824	2
values[105]	90	1			T84	1		T672	1		T824	2
values[106]	108	1			T84	3		T672	1		T824	3
values[107]	81	1			T84	11		T672	1		T824	2
values[108]	95	1			T84	10		T672	2		T824	2
values[109]	99	1			T84	12		T672	5		T824	4
values[110]	78	1			T84	6		T672	2		T824	2
values[111]	99	1			T84	7		T672	1		T824	5
values[112]	117	1			T84	4		T672	2		T824	7
values[113]	121	1			T84	6		T672	2		T824	3
values[114]	73	1			T672	1		T824	4		T462	1
values[115]	85	1			T672	4		T824	7		T462	5
values[116]	72	1			T672	1		T824	4		T462	2
values[117]	95	1			T672	3		T824	2		T462	1
values[118]	93	1			T672	5		T824	3		T462	1
values[119]	77	1			T672	6		T824	4		T462	1
values[120]	69	1			T672	2		T824	4		T462	1
values[121]	83	1			T672	1		T824	4		T462	2
values[122]	81	1			T672	1		T824	3		T462	2
values[123]	78	1			T672	2		T824	4		T462	6
values[124]	71	1			T672	1		T824	3		T462	2
values[125]	81	1			T672	1		T824	3		T462	2
values[126]	156	1			T672	2		T824	13		T462	3
values[127]	1116	1			T672	28		T824	59		T462	25
values[128]	9458	1			T672	316		T824	669		T462	306