Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_host0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	155210	1			T78	346		T79	1		T80	6
values[2]	17174	1			T78	4		T84	190		T447	1
values[3]	7999	1			T84	87		T436	73		T822	148
values[4]	3947	1			T84	10		T436	33		T822	79
values[5]	1704	1			T436	22		T672	1		T823	2
values[6]	927	1			T436	31		T672	1		T823	2
values[7]	621	1			T436	50		T672	1		T823	2
values[8]	353	1			T436	19		T672	1		T823	2
values[9]	253	1			T436	4		T672	1		T823	2
values[10]	162	1			T672	1		T823	2		T827	18
values[11]	123	1			T672	1		T823	2		T827	9
values[12]	128	1			T672	1		T823	2		T827	10
values[13]	139	1			T672	1		T823	2		T827	2
values[14]	138	1			T672	1		T823	2		T824	1
values[15]	156	1			T672	1		T823	2		T824	1
values[16]	95	1			T672	1		T823	2		T824	1
values[17]	94	1			T672	1		T823	2		T824	1
values[18]	83	1			T672	1		T823	2		T824	1
values[19]	84	1			T672	1		T823	2		T824	1
values[20]	88	1			T672	1		T823	2		T824	1
values[21]	133	1			T672	1		T823	2		T824	1
values[22]	122	1			T672	1		T823	2		T824	1
values[23]	102	1			T672	1		T823	2		T824	1
values[24]	77	1			T672	1		T823	2		T824	1
values[25]	59	1			T672	1		T823	2		T824	2
values[26]	78	1			T672	1		T823	2		T824	1
values[27]	60	1			T672	1		T823	2		T824	1
values[28]	59	1			T672	1		T823	2		T824	1
values[29]	92	1			T672	1		T823	2		T824	1
values[30]	96	1			T672	1		T823	2		T824	2
values[31]	66	1			T672	1		T823	2		T824	1
values[32]	63	1			T672	1		T823	2		T824	1
values[33]	51	1			T672	1		T823	2		T824	1
values[34]	53	1			T672	1		T823	2		T824	1
values[35]	69	1			T672	1		T823	2		T824	1
values[36]	72	1			T672	1		T823	2		T824	1
values[37]	50	1			T672	1		T823	2		T824	1
values[38]	41	1			T672	1		T823	2		T824	1
values[39]	44	1			T672	1		T823	2		T824	1
values[40]	38	1			T672	1		T823	2		T824	1
values[41]	40	1			T672	1		T823	2		T824	1
values[42]	46	1			T672	1		T823	2		T824	1
values[43]	58	1			T672	1		T823	2		T824	1
values[44]	50	1			T672	1		T823	2		T824	1
values[45]	77	1			T672	1		T823	2		T824	1
values[46]	58	1			T672	1		T823	2		T824	1
values[47]	41	1			T672	1		T823	2		T824	1
values[48]	58	1			T672	1		T823	2		T824	1
values[49]	88	1			T672	1		T823	2		T824	1
values[50]	59	1			T672	1		T823	2		T824	1
values[51]	64	1			T672	1		T823	2		T824	1
values[52]	53	1			T672	1		T823	2		T824	1
values[53]	47	1			T672	1		T823	2		T824	1
values[54]	42	1			T672	1		T823	2		T824	1
values[55]	54	1			T672	1		T823	2		T824	1
values[56]	55	1			T672	1		T823	2		T824	1
values[57]	78	1			T672	2		T823	2		T824	1
values[58]	72	1			T672	1		T823	2		T824	1
values[59]	40	1			T672	1		T823	2		T824	1
values[60]	42	1			T672	1		T823	2		T824	1
values[61]	35	1			T672	1		T823	2		T824	1
values[62]	39	1			T672	1		T823	2		T824	1
values[63]	35	1			T672	1		T823	2		T824	1
values[64]	38	1			T672	1		T823	2		T824	1
values[65]	32	1			T672	1		T823	2		T824	1
values[66]	38	1			T672	1		T823	2		T824	1
values[67]	38	1			T672	1		T823	2		T824	1
values[68]	34	1			T672	1		T823	2		T824	1
values[69]	33	1			T672	1		T823	2		T824	1
values[70]	39	1			T672	1		T823	2		T824	1
values[71]	40	1			T672	1		T823	2		T824	1
values[72]	37	1			T672	1		T823	2		T824	1
values[73]	37	1			T672	4		T823	2		T824	1
values[74]	44	1			T672	10		T823	2		T824	1
values[75]	39	1			T672	7		T823	2		T824	1
values[76]	36	1			T672	2		T823	2		T824	1
values[77]	37	1			T672	5		T823	2		T824	1
values[78]	46	1			T672	7		T823	2		T824	1
values[79]	39	1			T672	3		T823	2		T824	1
values[80]	43	1			T672	6		T823	2		T824	1
values[81]	39	1			T672	6		T823	2		T824	1
values[82]	36	1			T672	1		T823	2		T824	1
values[83]	43	1			T672	2		T823	3		T824	1
values[84]	52	1			T672	2		T823	2		T824	1
values[85]	57	1			T672	6		T823	2		T824	1
values[86]	37	1			T672	3		T823	3		T824	1
values[87]	34	1			T672	1		T823	2		T824	1
values[88]	34	1			T672	1		T823	2		T824	1
values[89]	40	1			T672	5		T823	2		T824	1
values[90]	40	1			T672	2		T823	2		T824	1
values[91]	35	1			T672	3		T823	2		T824	1
values[92]	39	1			T672	4		T823	2		T824	3
values[93]	46	1			T672	2		T823	2		T824	4
values[94]	44	1			T672	3		T823	2		T824	1
values[95]	60	1			T672	7		T823	2		T824	3
values[96]	52	1			T672	7		T823	2		T824	5
values[97]	46	1			T672	3		T823	2		T824	2
values[98]	43	1			T672	1		T823	2		T824	2
values[99]	41	1			T672	1		T823	2		T824	3
values[100]	46	1			T672	2		T823	2		T824	3
values[101]	46	1			T672	1		T823	2		T824	5
values[102]	52	1			T672	2		T823	2		T824	8
values[103]	53	1			T672	3		T823	3		T824	2
values[104]	45	1			T672	1		T823	7		T824	2
values[105]	51	1			T672	1		T823	4		T824	2
values[106]	62	1			T672	3		T823	2		T824	4
values[107]	52	1			T672	6		T823	2		T824	2
values[108]	55	1			T672	1		T823	6		T824	1
values[109]	50	1			T672	1		T823	5		T824	2
values[110]	57	1			T672	3		T823	2		T824	2
values[111]	55	1			T672	3		T823	4		T824	1
values[112]	53	1			T672	1		T823	4		T824	2
values[113]	65	1			T672	1		T823	10		T824	2
values[114]	68	1			T672	6		T823	2		T824	3
values[115]	65	1			T672	3		T823	3		T824	5
values[116]	67	1			T672	2		T823	2		T824	6
values[117]	66	1			T672	2		T823	5		T824	1
values[118]	59	1			T672	2		T823	2		T824	2
values[119]	64	1			T672	2		T823	3		T824	1
values[120]	66	1			T672	1		T823	2		T824	3
values[121]	58	1			T672	1		T823	2		T824	2
values[122]	56	1			T672	3		T823	2		T824	3
values[123]	56	1			T672	1		T823	3		T824	3
values[124]	61	1			T672	1		T823	4		T824	7
values[125]	71	1			T672	3		T823	5		T824	5
values[126]	497	1			T672	14		T823	35		T824	10
values[127]	3468	1			T672	82		T823	245		T824	94
values[128]	6713	1			T672	158		T823	402		T824	190