Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.usbdev_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	147993	1			T78	298		T79	4		T80	4
values[2]	9920	1			T78	6		T80	1		T84	4
values[3]	4538	1			T424	1		T519	1		T436	4
values[4]	2649	1			T424	2		T436	2		T672	1
values[5]	1754	1			T424	11		T436	2		T672	1
values[6]	1254	1			T424	11		T436	4		T672	1
values[7]	1129	1			T424	6		T436	1		T672	1
values[8]	914	1			T424	9		T436	2		T672	1
values[9]	776	1			T424	4		T436	8		T672	1
values[10]	739	1			T424	2		T436	14		T672	1
values[11]	666	1			T424	2		T436	3		T672	1
values[12]	708	1			T424	1		T436	4		T672	1
values[13]	543	1			T424	2		T436	5		T672	1
values[14]	590	1			T424	1		T436	9		T672	1
values[15]	624	1			T424	3		T436	7		T672	1
values[16]	589	1			T424	3		T436	7		T672	1
values[17]	501	1			T424	1		T436	7		T672	1
values[18]	582	1			T424	2		T436	7		T672	1
values[19]	564	1			T424	3		T436	7		T672	1
values[20]	577	1			T424	6		T436	3		T672	1
values[21]	533	1			T424	4		T436	11		T672	1
values[22]	509	1			T424	5		T436	3		T672	1
values[23]	535	1			T424	9		T436	4		T672	1
values[24]	564	1			T424	4		T436	1		T672	1
values[25]	545	1			T424	2		T436	2		T672	1
values[26]	484	1			T424	9		T436	3		T672	1
values[27]	540	1			T424	6		T436	5		T672	1
values[28]	433	1			T424	4		T436	3		T672	1
values[29]	533	1			T424	1		T436	7		T672	1
values[30]	467	1			T424	2		T436	1		T672	1
values[31]	450	1			T424	1		T436	2		T672	1
values[32]	430	1			T424	5		T436	2		T672	1
values[33]	415	1			T424	5		T436	1		T672	1
values[34]	465	1			T424	1		T436	6		T672	1
values[35]	406	1			T424	2		T436	2		T672	1
values[36]	449	1			T424	4		T436	4		T672	1
values[37]	558	1			T424	6		T436	5		T672	1
values[38]	415	1			T424	2		T436	6		T672	1
values[39]	432	1			T424	12		T436	7		T672	1
values[40]	405	1			T424	21		T436	6		T672	1
values[41]	333	1			T424	20		T436	4		T672	1
values[42]	318	1			T424	12		T436	4		T672	1
values[43]	320	1			T424	9		T436	1		T672	1
values[44]	337	1			T424	4		T436	7		T672	1
values[45]	274	1			T424	13		T436	7		T672	1
values[46]	362	1			T424	17		T436	6		T672	1
values[47]	275	1			T424	6		T436	3		T672	1
values[48]	290	1			T424	1		T436	7		T672	1
values[49]	199	1			T424	4		T436	2		T672	1
values[50]	143	1			T424	1		T436	4		T672	1
values[51]	123	1			T424	2		T436	6		T672	1
values[52]	88	1			T424	2		T436	5		T672	1
values[53]	92	1			T424	1		T436	2		T672	1
values[54]	106	1			T424	2		T436	2		T672	1
values[55]	144	1			T424	2		T436	7		T672	1
values[56]	104	1			T424	7		T436	3		T672	1
values[57]	139	1			T424	5		T436	3		T672	1
values[58]	127	1			T424	3		T436	2		T672	1
values[59]	85	1			T424	3		T436	1		T672	1
values[60]	115	1			T424	4		T436	2		T672	1
values[61]	106	1			T424	9		T436	1		T672	1
values[62]	97	1			T424	14		T436	1		T672	1
values[63]	108	1			T424	10		T436	3		T672	1
values[64]	145	1			T424	10		T436	13		T672	1
values[65]	130	1			T424	3		T436	21		T672	1
values[66]	109	1			T424	1		T436	15		T672	1
values[67]	120	1			T424	3		T436	10		T672	1
values[68]	109	1			T424	2		T436	24		T672	1
values[69]	121	1			T424	1		T436	26		T672	1
values[70]	107	1			T424	1		T436	16		T672	1
values[71]	97	1			T424	5		T436	11		T672	1
values[72]	100	1			T424	14		T436	21		T672	1
values[73]	89	1			T424	4		T436	14		T672	1
values[74]	102	1			T424	6		T436	10		T672	1
values[75]	101	1			T424	10		T436	14		T672	1
values[76]	82	1			T424	7		T672	1		T829	9
values[77]	98	1			T424	8		T672	2		T829	7
values[78]	101	1			T424	28		T672	1		T829	7
values[79]	83	1			T424	11		T672	1		T829	8
values[80]	90	1			T424	3		T672	1		T829	7
values[81]	85	1			T424	1		T672	1		T829	5
values[82]	109	1			T424	2		T672	1		T829	10
values[83]	101	1			T424	7		T672	1		T829	5
values[84]	105	1			T424	16		T672	1		T829	10
values[85]	93	1			T424	9		T672	1		T829	6
values[86]	102	1			T424	3		T672	1		T829	7
values[87]	93	1			T672	1		T829	10		T823	1
values[88]	80	1			T672	1		T829	11		T823	1
values[89]	88	1			T672	1		T829	7		T823	1
values[90]	98	1			T672	1		T829	9		T823	2
values[91]	100	1			T672	1		T829	10		T823	1
values[92]	99	1			T672	1		T829	6		T823	1
values[93]	67	1			T672	1		T829	3		T823	1
values[94]	80	1			T672	1		T829	9		T823	1
values[95]	59	1			T672	1		T829	5		T823	1
values[96]	73	1			T672	1		T829	10		T823	1
values[97]	84	1			T672	1		T829	7		T823	1
values[98]	78	1			T672	1		T829	9		T823	1
values[99]	85	1			T672	1		T829	8		T823	1
values[100]	75	1			T672	1		T829	17		T823	1
values[101]	78	1			T672	1		T829	13		T823	1
values[102]	75	1			T672	1		T829	7		T823	1
values[103]	84	1			T672	1		T829	7		T823	1
values[104]	70	1			T672	1		T829	6		T823	1
values[105]	75	1			T672	1		T829	11		T823	1
values[106]	67	1			T672	1		T829	11		T823	1
values[107]	78	1			T672	1		T829	4		T823	1
values[108]	81	1			T672	1		T829	12		T823	1
values[109]	81	1			T672	1		T829	10		T823	1
values[110]	76	1			T672	1		T829	16		T823	1
values[111]	74	1			T672	1		T829	19		T823	1
values[112]	77	1			T672	1		T829	18		T823	1
values[113]	76	1			T672	1		T829	23		T823	1
values[114]	77	1			T672	1		T829	19		T823	1
values[115]	60	1			T672	1		T829	9		T823	1
values[116]	65	1			T672	1		T829	5		T823	1
values[117]	57	1			T672	4		T823	1		T819	4
values[118]	45	1			T672	1		T823	1		T819	1
values[119]	56	1			T672	4		T823	1		T819	2
values[120]	58	1			T672	5		T823	2		T819	3
values[121]	64	1			T672	4		T823	1		T819	1
values[122]	58	1			T672	2		T823	1		T819	3
values[123]	47	1			T672	1		T823	1		T819	1
values[124]	58	1			T672	1		T823	2		T819	1
values[125]	50	1			T672	1		T823	1		T819	4
values[126]	131	1			T672	4		T823	10		T819	7
values[127]	1509	1			T672	54		T823	51		T819	70
values[128]	6786	1			T672	271		T823	266		T819	321