Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_device_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	140284	1			T76	73		T77	65		T78	77
values[2]	9171	1			T77	2		T78	2		T227	9
values[3]	3120	1			T438	1		T421	17		T721	19
values[4]	1906	1			T421	9		T721	3		T471	3
values[5]	1145	1			T471	2		T472	8		T896	1
values[6]	887	1			T896	1		T722	8		T574	3
values[7]	655	1			T896	1		T722	1		T865	9
values[8]	457	1			T896	1		T865	3		T502	6
values[9]	473	1			T896	1		T865	4		T502	8
values[10]	415	1			T896	1		T865	3		T502	7
values[11]	409	1			T896	1		T865	5		T502	4
values[12]	389	1			T896	1		T865	9		T502	4
values[13]	390	1			T896	1		T865	12		T502	3
values[14]	348	1			T896	1		T865	6		T502	10
values[15]	322	1			T896	1		T865	4		T502	14
values[16]	333	1			T896	1		T865	5		T502	11
values[17]	295	1			T896	1		T865	14		T502	3
values[18]	353	1			T896	1		T865	10		T502	9
values[19]	302	1			T896	1		T865	7		T502	4
values[20]	270	1			T896	1		T865	12		T502	3
values[21]	316	1			T896	1		T865	6		T502	10
values[22]	344	1			T896	1		T865	11		T502	2
values[23]	285	1			T896	1		T865	3		T502	3
values[24]	246	1			T896	1		T865	4		T502	6
values[25]	325	1			T896	1		T865	15		T502	9
values[26]	327	1			T896	1		T865	4		T502	6
values[27]	296	1			T896	1		T865	8		T502	17
values[28]	285	1			T896	1		T865	6		T502	17
values[29]	297	1			T896	1		T865	7		T502	16
values[30]	309	1			T896	1		T865	9		T502	3
values[31]	295	1			T896	1		T865	8		T502	11
values[32]	268	1			T896	1		T865	4		T502	5
values[33]	298	1			T896	1		T865	7		T502	5
values[34]	346	1			T896	1		T865	7		T502	10
values[35]	332	1			T896	1		T865	14		T502	6
values[36]	295	1			T896	1		T865	15		T502	3
values[37]	310	1			T896	1		T865	10		T502	18
values[38]	299	1			T896	1		T865	3		T502	5
values[39]	299	1			T896	1		T865	2		T502	6
values[40]	305	1			T896	1		T865	3		T502	2
values[41]	305	1			T896	1		T865	9		T502	9
values[42]	235	1			T896	1		T865	5		T502	5
values[43]	268	1			T896	1		T865	6		T502	4
values[44]	328	1			T896	1		T865	10		T502	5
values[45]	269	1			T896	1		T865	4		T502	14
values[46]	258	1			T896	1		T865	13		T502	4
values[47]	276	1			T896	1		T865	4		T502	24
values[48]	238	1			T896	1		T865	3		T502	7
values[49]	221	1			T896	1		T865	8		T502	8
values[50]	269	1			T896	1		T865	6		T502	8
values[51]	261	1			T896	1		T865	9		T502	8
values[52]	223	1			T896	1		T865	14		T502	6
values[53]	231	1			T896	1		T865	7		T502	3
values[54]	221	1			T896	1		T865	7		T502	6
values[55]	270	1			T896	1		T865	20		T502	3
values[56]	226	1			T896	1		T865	12		T502	3
values[57]	217	1			T896	1		T865	3		T502	11
values[58]	226	1			T896	1		T865	6		T502	14
values[59]	181	1			T896	1		T865	6		T502	7
values[60]	178	1			T896	1		T865	5		T502	3
values[61]	179	1			T896	1		T865	9		T502	8
values[62]	203	1			T896	1		T865	11		T502	3
values[63]	187	1			T896	1		T865	5		T502	4
values[64]	209	1			T896	1		T865	5		T502	4
values[65]	234	1			T896	1		T865	8		T502	10
values[66]	163	1			T896	1		T865	3		T502	10
values[67]	131	1			T896	1		T865	2		T502	6
values[68]	123	1			T896	1		T865	3		T502	3
values[69]	146	1			T896	1		T865	7		T502	6
values[70]	119	1			T896	1		T865	1		T502	6
values[71]	113	1			T896	1		T502	5		T594	2
values[72]	112	1			T896	1		T502	7		T594	1
values[73]	112	1			T896	1		T594	3		T508	3
values[74]	82	1			T896	1		T594	2		T508	3
values[75]	117	1			T896	1		T594	2		T508	5
values[76]	100	1			T896	1		T594	4		T508	1
values[77]	86	1			T896	1		T594	4		T508	3
values[78]	126	1			T896	1		T594	2		T508	6
values[79]	103	1			T896	1		T594	10		T508	6
values[80]	89	1			T896	1		T594	6		T508	6
values[81]	81	1			T896	1		T594	2		T508	2
values[82]	85	1			T896	1		T594	3		T508	3
values[83]	88	1			T896	1		T594	1		T508	1
values[84]	85	1			T896	1		T594	4		T508	4
values[85]	91	1			T896	1		T594	3		T508	7
values[86]	92	1			T896	1		T594	10		T508	2
values[87]	85	1			T896	1		T594	1		T508	2
values[88]	73	1			T896	1		T594	2		T508	1
values[89]	70	1			T896	1		T594	2		T508	4
values[90]	69	1			T896	1		T594	2		T508	1
values[91]	95	1			T896	1		T594	7		T508	5
values[92]	81	1			T896	1		T594	5		T508	4
values[93]	82	1			T896	2		T594	3		T508	2
values[94]	109	1			T896	1		T594	2		T508	2
values[95]	88	1			T896	1		T594	4		T508	1
values[96]	93	1			T896	1		T594	2		T508	2
values[97]	93	1			T896	1		T594	1		T508	9
values[98]	100	1			T896	1		T594	2		T508	5
values[99]	119	1			T896	1		T594	6		T508	2
values[100]	87	1			T896	1		T594	6		T508	1
values[101]	100	1			T896	1		T594	4		T508	2
values[102]	99	1			T896	1		T594	5		T508	2
values[103]	83	1			T896	1		T594	7		T508	1
values[104]	90	1			T896	1		T594	3		T508	3
values[105]	90	1			T896	1		T594	12		T508	6
values[106]	103	1			T896	1		T594	4		T508	2
values[107]	112	1			T896	1		T594	4		T508	4
values[108]	87	1			T896	1		T594	6		T508	2
values[109]	78	1			T896	1		T594	3		T508	10
values[110]	88	1			T896	1		T594	2		T508	9
values[111]	94	1			T896	1		T594	3		T508	3
values[112]	102	1			T896	1		T594	2		T508	2
values[113]	87	1			T896	1		T594	1		T508	6
values[114]	94	1			T896	1		T594	2		T508	10
values[115]	92	1			T896	2		T594	4		T508	4
values[116]	99	1			T896	2		T594	4		T508	2
values[117]	79	1			T896	3		T594	3		T508	4
values[118]	103	1			T896	2		T594	8		T508	6
values[119]	92	1			T896	7		T594	3		T508	7
values[120]	94	1			T896	11		T594	4		T508	5
values[121]	67	1			T896	3		T594	4		T508	2
values[122]	75	1			T896	1		T594	2		T508	3
values[123]	81	1			T896	1		T594	1		T508	4
values[124]	87	1			T896	2		T594	7		T508	3
values[125]	111	1			T896	4		T594	7		T508	9
values[126]	204	1			T896	3		T594	5		T508	23
values[127]	1000	1			T896	36		T594	13		T508	47
values[128]	7183	1			T896	343		T594	5		T508	20