Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_ret_aon__ram_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	151146	1			T81	94		T82	373		T85	99
values[2]	11830	1			T81	1		T82	7		T85	1
values[3]	4794	1			T494	30		T565	1		T612	1
values[4]	2713	1			T494	22		T684	9		T895	1
values[5]	1782	1			T494	2		T684	1		T873	1
values[6]	1145	1			T494	2		T873	1		T575	3
values[7]	840	1			T873	1		T575	8		T882	1
values[8]	628	1			T873	1		T575	6		T882	1
values[9]	555	1			T873	1		T575	15		T882	1
values[10]	458	1			T873	1		T575	20		T882	1
values[11]	423	1			T873	1		T575	19		T882	1
values[12]	339	1			T873	1		T575	5		T882	1
values[13]	310	1			T873	1		T575	10		T882	1
values[14]	300	1			T873	1		T575	8		T882	1
values[15]	354	1			T873	1		T575	7		T882	1
values[16]	299	1			T873	1		T575	9		T882	1
values[17]	344	1			T873	1		T575	9		T882	1
values[18]	319	1			T873	1		T575	5		T882	1
values[19]	306	1			T873	1		T575	10		T882	1
values[20]	337	1			T873	1		T575	3		T882	1
values[21]	291	1			T873	1		T575	22		T882	1
values[22]	279	1			T873	1		T575	6		T882	1
values[23]	305	1			T873	1		T575	10		T882	1
values[24]	290	1			T873	1		T575	4		T882	1
values[25]	309	1			T873	1		T575	4		T882	1
values[26]	314	1			T873	1		T575	9		T882	1
values[27]	320	1			T873	1		T575	14		T882	1
values[28]	293	1			T873	1		T575	10		T882	1
values[29]	355	1			T873	1		T575	5		T882	1
values[30]	319	1			T873	1		T575	6		T882	1
values[31]	311	1			T873	1		T575	6		T882	1
values[32]	287	1			T873	1		T575	4		T882	1
values[33]	310	1			T873	1		T575	9		T882	1
values[34]	307	1			T873	1		T575	7		T882	1
values[35]	278	1			T873	1		T575	3		T882	1
values[36]	319	1			T873	1		T575	5		T882	1
values[37]	284	1			T873	1		T575	7		T882	1
values[38]	355	1			T873	1		T575	5		T882	1
values[39]	321	1			T873	1		T575	9		T882	1
values[40]	272	1			T873	1		T575	13		T882	1
values[41]	303	1			T873	1		T575	5		T882	1
values[42]	261	1			T873	1		T575	12		T882	1
values[43]	305	1			T873	1		T575	6		T882	1
values[44]	322	1			T873	1		T575	7		T882	1
values[45]	262	1			T873	1		T575	10		T882	1
values[46]	255	1			T873	1		T575	3		T882	1
values[47]	271	1			T873	1		T575	9		T882	1
values[48]	294	1			T873	1		T575	12		T882	1
values[49]	252	1			T873	1		T575	8		T882	1
values[50]	259	1			T873	1		T575	6		T882	1
values[51]	243	1			T873	1		T575	6		T882	1
values[52]	265	1			T873	1		T575	12		T882	1
values[53]	266	1			T873	1		T575	6		T882	1
values[54]	235	1			T873	1		T575	15		T882	1
values[55]	243	1			T873	1		T575	17		T882	1
values[56]	248	1			T873	1		T575	7		T882	1
values[57]	229	1			T873	1		T575	3		T882	1
values[58]	264	1			T873	1		T575	8		T882	1
values[59]	230	1			T873	1		T575	7		T882	1
values[60]	229	1			T873	1		T575	8		T882	1
values[61]	205	1			T873	1		T575	6		T882	1
values[62]	201	1			T873	1		T882	1		T864	1
values[63]	183	1			T873	1		T882	1		T864	1
values[64]	154	1			T873	1		T882	1		T864	1
values[65]	161	1			T873	1		T882	1		T864	1
values[66]	179	1			T873	1		T882	1		T864	1
values[67]	196	1			T873	1		T882	1		T864	1
values[68]	128	1			T873	1		T882	1		T864	1
values[69]	128	1			T873	1		T882	1		T864	1
values[70]	125	1			T873	1		T882	1		T864	1
values[71]	107	1			T873	1		T882	1		T864	1
values[72]	98	1			T873	1		T882	1		T864	1
values[73]	119	1			T873	1		T882	1		T864	1
values[74]	84	1			T873	1		T882	1		T864	1
values[75]	82	1			T873	1		T882	1		T864	1
values[76]	80	1			T873	1		T882	1		T864	1
values[77]	80	1			T873	1		T882	1		T864	1
values[78]	76	1			T873	1		T882	1		T864	1
values[79]	89	1			T873	1		T882	1		T864	1
values[80]	60	1			T873	2		T882	1		T864	1
values[81]	59	1			T873	1		T882	1		T864	1
values[82]	47	1			T873	1		T882	1		T864	1
values[83]	52	1			T873	1		T882	1		T864	1
values[84]	50	1			T873	1		T882	1		T864	1
values[85]	53	1			T873	1		T882	1		T864	1
values[86]	45	1			T873	1		T882	1		T864	1
values[87]	46	1			T873	1		T882	1		T864	1
values[88]	36	1			T873	1		T882	1		T864	1
values[89]	36	1			T873	1		T882	1		T864	1
values[90]	45	1			T873	1		T882	1		T864	1
values[91]	47	1			T873	1		T882	1		T864	1
values[92]	39	1			T873	1		T882	1		T864	1
values[93]	45	1			T873	1		T882	1		T864	1
values[94]	54	1			T873	1		T882	1		T864	1
values[95]	55	1			T873	1		T882	1		T864	1
values[96]	62	1			T873	1		T882	1		T864	1
values[97]	76	1			T873	1		T882	1		T864	1
values[98]	52	1			T873	1		T882	1		T864	1
values[99]	51	1			T873	1		T882	1		T864	1
values[100]	41	1			T873	1		T882	1		T864	1
values[101]	44	1			T873	1		T882	1		T864	1
values[102]	42	1			T873	1		T882	1		T864	1
values[103]	46	1			T873	1		T882	3		T864	1
values[104]	38	1			T873	1		T882	3		T864	1
values[105]	52	1			T873	1		T882	4		T864	1
values[106]	58	1			T873	1		T882	10		T864	1
values[107]	40	1			T873	1		T882	1		T864	1
values[108]	41	1			T873	1		T882	5		T864	1
values[109]	50	1			T873	1		T882	2		T864	2
values[110]	52	1			T873	1		T882	5		T864	1
values[111]	63	1			T873	3		T882	2		T864	1
values[112]	55	1			T873	6		T882	1		T864	2
values[113]	44	1			T873	3		T882	3		T864	1
values[114]	35	1			T873	1		T882	1		T864	1
values[115]	38	1			T873	2		T882	1		T864	1
values[116]	47	1			T873	4		T882	1		T864	2
values[117]	47	1			T873	4		T882	4		T864	2
values[118]	60	1			T873	3		T882	1		T864	1
values[119]	52	1			T873	3		T882	5		T864	2
values[120]	54	1			T873	7		T882	1		T864	8
values[121]	41	1			T873	1		T882	3		T864	1
values[122]	47	1			T873	4		T882	3		T864	3
values[123]	45	1			T873	2		T882	1		T864	1
values[124]	57	1			T873	2		T882	3		T864	2
values[125]	57	1			T873	2		T882	4		T864	5
values[126]	57	1			T873	3		T882	1		T864	2
values[127]	771	1			T873	30		T882	31		T864	31
values[128]	7504	1			T873	269		T882	312		T864	305