Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__prim_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	159199	1			T72	102		T73	57		T74	33
values[2]	4128	1			T249	1		T251	1		T714	1
values[3]	2100	1			T714	1		T441	132		T800	1
values[4]	1497	1			T714	2		T441	87		T800	1
values[5]	1221	1			T714	1		T441	90		T800	1
values[6]	1049	1			T714	1		T441	70		T800	1
values[7]	914	1			T714	1		T441	47		T800	1
values[8]	765	1			T714	1		T441	50		T800	1
values[9]	672	1			T714	1		T441	33		T800	1
values[10]	638	1			T714	1		T441	24		T800	1
values[11]	512	1			T714	1		T441	30		T800	1
values[12]	470	1			T714	1		T441	20		T800	1
values[13]	533	1			T714	1		T441	28		T800	1
values[14]	449	1			T714	1		T441	28		T800	1
values[15]	348	1			T714	1		T441	12		T800	1
values[16]	335	1			T714	1		T441	15		T800	1
values[17]	312	1			T714	1		T441	21		T800	1
values[18]	318	1			T714	1		T441	21		T800	1
values[19]	290	1			T714	1		T441	34		T800	1
values[20]	279	1			T714	1		T441	21		T800	1
values[21]	271	1			T714	1		T441	17		T800	1
values[22]	264	1			T714	1		T441	15		T800	1
values[23]	280	1			T714	1		T441	8		T800	1
values[24]	275	1			T714	1		T441	1		T800	1
values[25]	229	1			T714	1		T800	1		T806	1
values[26]	215	1			T714	1		T800	1		T806	1
values[27]	214	1			T714	1		T800	1		T806	1
values[28]	212	1			T714	1		T800	1		T806	1
values[29]	148	1			T714	1		T800	1		T806	1
values[30]	186	1			T714	1		T800	1		T806	1
values[31]	177	1			T714	1		T800	1		T806	1
values[32]	173	1			T714	1		T800	1		T806	1
values[33]	169	1			T714	1		T800	1		T806	1
values[34]	157	1			T714	1		T800	1		T806	1
values[35]	145	1			T714	1		T800	1		T806	1
values[36]	150	1			T714	1		T800	1		T806	1
values[37]	119	1			T714	1		T800	1		T806	1
values[38]	120	1			T714	1		T800	1		T806	1
values[39]	106	1			T714	1		T800	1		T806	1
values[40]	107	1			T714	1		T800	1		T806	1
values[41]	116	1			T714	1		T800	1		T806	1
values[42]	109	1			T714	1		T800	1		T806	1
values[43]	112	1			T714	1		T800	1		T806	1
values[44]	104	1			T714	1		T800	1		T806	1
values[45]	76	1			T714	1		T800	1		T806	1
values[46]	71	1			T714	1		T800	1		T806	1
values[47]	87	1			T714	1		T800	1		T806	1
values[48]	88	1			T714	1		T800	1		T806	1
values[49]	73	1			T714	1		T800	1		T806	1
values[50]	67	1			T714	1		T800	1		T806	1
values[51]	72	1			T714	1		T800	1		T806	1
values[52]	57	1			T714	1		T800	1		T806	1
values[53]	69	1			T714	1		T800	1		T806	2
values[54]	65	1			T714	1		T800	1		T806	1
values[55]	59	1			T714	1		T800	1		T806	1
values[56]	43	1			T714	1		T800	1		T806	1
values[57]	47	1			T714	1		T800	1		T806	1
values[58]	39	1			T714	1		T800	1		T806	1
values[59]	33	1			T714	1		T800	1		T806	1
values[60]	41	1			T714	1		T800	1		T806	1
values[61]	38	1			T714	1		T800	1		T806	1
values[62]	37	1			T714	1		T800	1		T806	1
values[63]	36	1			T714	1		T800	1		T806	1
values[64]	40	1			T714	1		T800	1		T806	1
values[65]	32	1			T714	1		T800	1		T806	1
values[66]	34	1			T714	1		T800	1		T806	1
values[67]	39	1			T714	1		T800	1		T806	1
values[68]	33	1			T714	1		T800	1		T806	1
values[69]	38	1			T714	1		T800	1		T806	1
values[70]	37	1			T714	1		T800	1		T806	1
values[71]	31	1			T714	1		T800	1		T806	1
values[72]	39	1			T714	1		T800	1		T806	1
values[73]	41	1			T714	1		T800	1		T806	1
values[74]	42	1			T714	1		T800	1		T806	1
values[75]	38	1			T714	1		T800	1		T806	1
values[76]	44	1			T714	1		T800	1		T806	1
values[77]	35	1			T714	1		T800	1		T806	1
values[78]	34	1			T714	1		T800	1		T806	1
values[79]	41	1			T714	1		T800	1		T806	1
values[80]	38	1			T714	1		T800	1		T806	1
values[81]	49	1			T714	1		T800	1		T806	1
values[82]	45	1			T714	1		T800	1		T806	1
values[83]	38	1			T714	1		T800	1		T806	1
values[84]	39	1			T714	1		T800	1		T806	1
values[85]	51	1			T714	1		T800	1		T806	1
values[86]	43	1			T714	1		T800	1		T806	2
values[87]	68	1			T714	1		T800	1		T806	1
values[88]	55	1			T714	1		T800	1		T806	1
values[89]	46	1			T714	1		T800	1		T806	1
values[90]	53	1			T714	1		T800	1		T806	1
values[91]	58	1			T714	1		T800	1		T806	1
values[92]	42	1			T714	1		T800	1		T806	1
values[93]	49	1			T714	1		T800	1		T806	1
values[94]	45	1			T714	1		T800	1		T806	1
values[95]	51	1			T714	1		T800	1		T806	1
values[96]	65	1			T714	1		T800	1		T806	1
values[97]	52	1			T714	1		T800	1		T806	1
values[98]	63	1			T714	1		T800	1		T806	1
values[99]	50	1			T714	1		T800	1		T806	1
values[100]	49	1			T714	1		T800	1		T806	1
values[101]	46	1			T714	1		T800	1		T806	2
values[102]	60	1			T714	1		T800	1		T806	2
values[103]	63	1			T714	1		T800	1		T806	3
values[104]	72	1			T714	1		T800	1		T806	2
values[105]	61	1			T714	1		T800	1		T806	5
values[106]	70	1			T714	1		T800	3		T806	4
values[107]	65	1			T714	1		T800	2		T806	6
values[108]	61	1			T714	1		T800	2		T806	4
values[109]	70	1			T714	1		T800	4		T806	1
values[110]	84	1			T714	1		T800	1		T806	1
values[111]	59	1			T714	1		T800	1		T806	1
values[112]	71	1			T714	1		T800	2		T806	2
values[113]	61	1			T714	1		T800	3		T806	1
values[114]	63	1			T714	1		T800	2		T806	2
values[115]	66	1			T714	1		T800	2		T806	4
values[116]	74	1			T714	1		T800	5		T806	1
values[117]	74	1			T714	1		T800	1		T806	1
values[118]	70	1			T714	1		T800	4		T806	1
values[119]	71	1			T714	1		T800	2		T806	2
values[120]	65	1			T714	1		T800	3		T806	3
values[121]	88	1			T714	1		T800	3		T806	2
values[122]	88	1			T714	1		T800	1		T806	3
values[123]	100	1			T714	1		T800	2		T806	4
values[124]	112	1			T714	2		T800	1		T806	1
values[125]	210	1			T714	5		T800	1		T806	2
values[126]	495	1			T714	28		T800	9		T806	31
values[127]	2388	1			T714	150		T800	91		T806	120
values[128]	4362	1			T714	208		T800	187		T806	178