Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.i2c1_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139508	1			T72	114		T73	72		T74	32
values[2]	9846	1			T73	1		T74	1		T249	3
values[3]	3927	1			T467	20		T441	71		T538	106
values[4]	2130	1			T467	6		T441	35		T538	52
values[5]	1471	1			T467	1		T441	10		T538	30
values[6]	1049	1			T441	6		T538	14		T654	1
values[7]	839	1			T441	2		T538	15		T654	1
values[8]	664	1			T538	12		T654	1		T535	20
values[9]	571	1			T538	10		T654	1		T535	11
values[10]	547	1			T538	10		T654	1		T535	13
values[11]	470	1			T538	5		T654	1		T535	13
values[12]	489	1			T538	1		T654	1		T535	13
values[13]	412	1			T654	1		T535	8		T800	1
values[14]	425	1			T654	1		T535	5		T800	1
values[15]	426	1			T654	1		T535	6		T800	1
values[16]	392	1			T654	1		T535	6		T800	1
values[17]	350	1			T654	1		T535	6		T800	1
values[18]	385	1			T654	1		T535	11		T800	1
values[19]	372	1			T654	1		T535	2		T800	1
values[20]	312	1			T654	1		T535	5		T800	1
values[21]	370	1			T654	1		T535	3		T800	1
values[22]	358	1			T654	1		T535	6		T800	1
values[23]	338	1			T654	1		T535	11		T800	1
values[24]	352	1			T654	1		T535	10		T800	1
values[25]	379	1			T654	1		T535	8		T800	1
values[26]	368	1			T654	1		T535	10		T800	1
values[27]	315	1			T654	1		T535	7		T800	1
values[28]	312	1			T654	1		T535	3		T800	1
values[29]	364	1			T654	1		T535	10		T800	1
values[30]	331	1			T654	1		T535	3		T800	1
values[31]	325	1			T654	1		T535	6		T800	1
values[32]	373	1			T654	1		T535	5		T800	1
values[33]	354	1			T654	1		T535	7		T800	1
values[34]	345	1			T654	1		T535	6		T800	1
values[35]	287	1			T654	1		T535	4		T800	1
values[36]	326	1			T654	1		T535	3		T800	1
values[37]	308	1			T654	1		T535	7		T800	1
values[38]	320	1			T654	1		T535	7		T800	1
values[39]	400	1			T654	1		T535	3		T800	1
values[40]	353	1			T654	1		T535	11		T800	1
values[41]	330	1			T654	1		T535	8		T800	1
values[42]	345	1			T654	1		T535	8		T800	1
values[43]	331	1			T654	1		T535	5		T800	1
values[44]	339	1			T654	1		T535	7		T800	1
values[45]	324	1			T654	1		T535	16		T800	1
values[46]	294	1			T654	1		T535	3		T800	1
values[47]	347	1			T654	1		T535	2		T800	1
values[48]	344	1			T654	1		T535	7		T800	1
values[49]	328	1			T654	1		T535	7		T800	1
values[50]	370	1			T654	1		T535	3		T800	1
values[51]	300	1			T654	1		T535	9		T800	1
values[52]	324	1			T654	1		T535	6		T800	1
values[53]	333	1			T654	2		T535	7		T800	1
values[54]	305	1			T654	1		T535	11		T800	1
values[55]	306	1			T654	1		T535	23		T800	1
values[56]	334	1			T654	1		T535	16		T800	1
values[57]	289	1			T654	1		T535	6		T800	1
values[58]	274	1			T654	1		T535	5		T800	1
values[59]	285	1			T654	1		T535	18		T800	1
values[60]	323	1			T654	1		T535	15		T800	1
values[61]	247	1			T654	1		T535	12		T800	1
values[62]	205	1			T654	1		T535	4		T800	1
values[63]	230	1			T654	1		T535	10		T800	1
values[64]	228	1			T654	1		T535	4		T800	1
values[65]	214	1			T654	1		T535	8		T800	1
values[66]	201	1			T654	1		T535	11		T800	1
values[67]	178	1			T654	1		T535	8		T800	1
values[68]	149	1			T654	1		T535	4		T800	1
values[69]	144	1			T654	1		T535	10		T800	1
values[70]	125	1			T654	1		T535	7		T800	1
values[71]	128	1			T654	1		T800	1		T789	7
values[72]	151	1			T654	1		T800	1		T789	5
values[73]	129	1			T654	1		T800	1		T789	4
values[74]	122	1			T654	1		T800	1		T789	18
values[75]	96	1			T654	1		T800	1		T789	10
values[76]	98	1			T654	1		T800	1		T789	10
values[77]	88	1			T654	1		T800	1		T789	5
values[78]	94	1			T654	1		T800	1		T812	19
values[79]	103	1			T654	1		T800	1		T812	13
values[80]	93	1			T654	1		T800	1		T812	9
values[81]	74	1			T654	1		T800	1		T812	5
values[82]	77	1			T654	1		T800	1		T812	9
values[83]	77	1			T654	1		T800	1		T812	8
values[84]	88	1			T654	1		T800	1		T812	6
values[85]	94	1			T654	1		T800	1		T812	1
values[86]	77	1			T654	1		T800	1		T812	1
values[87]	97	1			T654	1		T800	1		T812	7
values[88]	75	1			T654	1		T800	1		T812	4
values[89]	68	1			T654	1		T800	1		T812	6
values[90]	84	1			T654	1		T800	1		T812	5
values[91]	84	1			T654	1		T800	1		T812	6
values[92]	89	1			T654	1		T800	1		T812	7
values[93]	100	1			T654	1		T800	1		T812	6
values[94]	79	1			T654	1		T800	1		T812	8
values[95]	81	1			T654	1		T800	1		T812	9
values[96]	102	1			T654	1		T800	1		T812	14
values[97]	83	1			T654	1		T800	1		T812	6
values[98]	83	1			T654	1		T800	1		T812	6
values[99]	89	1			T654	1		T800	1		T812	5
values[100]	77	1			T654	1		T800	1		T812	6
values[101]	95	1			T654	1		T800	1		T812	4
values[102]	93	1			T654	1		T800	1		T812	4
values[103]	66	1			T654	1		T800	1		T812	1
values[104]	80	1			T654	1		T800	1		T812	5
values[105]	88	1			T654	1		T800	1		T812	2
values[106]	72	1			T654	1		T800	1		T812	3
values[107]	62	1			T654	1		T800	1		T812	3
values[108]	65	1			T654	1		T800	1		T812	1
values[109]	79	1			T654	1		T800	1		T812	3
values[110]	81	1			T654	1		T800	1		T812	3
values[111]	63	1			T654	1		T800	2		T812	3
values[112]	58	1			T654	1		T800	2		T788	2
values[113]	76	1			T654	1		T800	3		T788	2
values[114]	68	1			T654	2		T800	1		T788	3
values[115]	80	1			T654	1		T800	1		T788	2
values[116]	72	1			T654	3		T800	2		T788	1
values[117]	77	1			T654	1		T800	2		T788	1
values[118]	62	1			T654	1		T800	2		T788	3
values[119]	68	1			T654	2		T800	2		T788	1
values[120]	78	1			T654	4		T800	3		T788	1
values[121]	58	1			T654	1		T800	3		T788	1
values[122]	84	1			T654	1		T800	5		T788	1
values[123]	63	1			T654	3		T800	1		T788	2
values[124]	81	1			T654	1		T800	5		T788	1
values[125]	94	1			T654	3		T800	1		T788	4
values[126]	175	1			T654	4		T800	3		T788	8
values[127]	937	1			T654	34		T800	26		T788	31
values[128]	7372	1			T654	307		T800	323		T788	293