Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.pwm_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139110	1			T72	82		T73	74		T74	33
values[2]	9582	1			T73	1		T74	1		T249	2
values[3]	3803	1			T420	50		T800	1		T541	2
values[4]	2017	1			T420	38		T800	1		T541	2
values[5]	1298	1			T420	49		T800	1		T541	4
values[6]	872	1			T420	11		T800	1		T541	2
values[7]	610	1			T420	16		T800	1		T541	3
values[8]	437	1			T420	9		T800	1		T541	1
values[9]	384	1			T800	1		T541	5		T439	12
values[10]	378	1			T800	1		T541	3		T439	12
values[11]	326	1			T800	1		T541	2		T439	9
values[12]	295	1			T800	1		T541	1		T439	15
values[13]	326	1			T800	1		T541	2		T439	10
values[14]	318	1			T800	1		T541	2		T439	11
values[15]	286	1			T800	1		T541	3		T439	5
values[16]	334	1			T800	1		T541	3		T439	13
values[17]	307	1			T800	1		T541	4		T439	7
values[18]	309	1			T800	1		T541	8		T439	4
values[19]	326	1			T800	1		T541	5		T439	13
values[20]	265	1			T800	1		T541	3		T824	3
values[21]	328	1			T800	1		T541	1		T824	6
values[22]	277	1			T800	1		T541	1		T824	8
values[23]	301	1			T800	1		T541	4		T824	15
values[24]	287	1			T800	1		T541	1		T824	6
values[25]	241	1			T800	1		T541	2		T824	7
values[26]	316	1			T800	1		T541	5		T824	3
values[27]	257	1			T800	1		T541	5		T824	11
values[28]	213	1			T800	1		T541	4		T824	6
values[29]	299	1			T800	1		T541	6		T824	10
values[30]	317	1			T800	1		T541	3		T824	16
values[31]	255	1			T800	1		T541	3		T824	9
values[32]	279	1			T800	1		T541	3		T824	11
values[33]	291	1			T800	1		T541	2		T824	6
values[34]	267	1			T800	1		T541	4		T824	5
values[35]	295	1			T800	1		T541	5		T824	4
values[36]	297	1			T800	1		T541	2		T824	11
values[37]	312	1			T800	1		T541	2		T824	6
values[38]	291	1			T800	1		T541	3		T824	12
values[39]	279	1			T800	1		T541	1		T824	3
values[40]	324	1			T800	1		T541	3		T824	11
values[41]	299	1			T800	1		T541	2		T824	6
values[42]	287	1			T800	1		T541	5		T824	9
values[43]	279	1			T800	1		T541	5		T824	10
values[44]	255	1			T800	1		T541	1		T824	7
values[45]	278	1			T800	1		T541	4		T824	9
values[46]	223	1			T800	1		T541	1		T824	10
values[47]	203	1			T800	1		T541	1		T824	3
values[48]	233	1			T800	1		T541	2		T824	6
values[49]	233	1			T800	1		T541	3		T824	21
values[50]	235	1			T800	1		T541	3		T824	3
values[51]	241	1			T800	1		T541	7		T824	5
values[52]	234	1			T800	1		T541	7		T824	8
values[53]	243	1			T800	1		T541	1		T824	7
values[54]	188	1			T800	1		T541	2		T824	7
values[55]	173	1			T800	1		T541	1		T824	8
values[56]	171	1			T800	1		T541	1		T824	3
values[57]	234	1			T800	1		T541	2		T824	6
values[58]	256	1			T800	1		T541	1		T824	3
values[59]	187	1			T800	1		T541	2		T824	6
values[60]	153	1			T800	1		T541	2		T824	5
values[61]	187	1			T800	1		T541	3		T824	4
values[62]	180	1			T800	1		T541	1		T824	3
values[63]	184	1			T800	1		T541	2		T824	5
values[64]	187	1			T800	1		T541	2		T824	3
values[65]	151	1			T800	1		T541	4		T824	9
values[66]	174	1			T800	1		T541	8		T824	7
values[67]	139	1			T800	1		T541	8		T824	4
values[68]	124	1			T800	1		T541	2		T824	2
values[69]	126	1			T800	1		T541	1		T808	2
values[70]	123	1			T800	1		T541	3		T808	2
values[71]	139	1			T800	1		T541	3		T808	5
values[72]	97	1			T800	1		T541	5		T808	4
values[73]	111	1			T800	1		T541	3		T808	7
values[74]	142	1			T800	1		T541	6		T808	5
values[75]	136	1			T800	1		T541	4		T808	9
values[76]	113	1			T800	1		T541	5		T808	11
values[77]	84	1			T800	2		T541	2		T808	8
values[78]	89	1			T800	1		T541	9		T808	5
values[79]	77	1			T800	1		T541	8		T808	5
values[80]	82	1			T800	1		T541	3		T808	2
values[81]	68	1			T800	1		T541	2		T808	3
values[82]	59	1			T800	1		T541	1		T808	3
values[83]	56	1			T800	1		T541	2		T808	5
values[84]	74	1			T800	1		T541	1		T808	13
values[85]	82	1			T800	1		T541	3		T808	15
values[86]	67	1			T800	1		T541	2		T808	7
values[87]	69	1			T800	1		T541	2		T808	5
values[88]	60	1			T800	1		T541	2		T808	2
values[89]	57	1			T800	1		T541	3		T808	3
values[90]	51	1			T800	1		T541	3		T493	1
values[91]	65	1			T800	1		T541	2		T493	9
values[92]	66	1			T800	1		T541	1		T493	6
values[93]	58	1			T800	1		T541	3		T493	4
values[94]	55	1			T800	1		T541	4		T493	1
values[95]	69	1			T800	1		T541	5		T493	4
values[96]	61	1			T800	1		T541	2		T493	7
values[97]	74	1			T800	1		T541	10		T493	5
values[98]	59	1			T800	1		T541	8		T493	2
values[99]	58	1			T800	1		T541	2		T493	4
values[100]	76	1			T800	1		T541	2		T493	6
values[101]	83	1			T800	1		T541	1		T493	3
values[102]	85	1			T800	2		T541	6		T493	6
values[103]	80	1			T800	3		T541	3		T493	3
values[104]	66	1			T800	1		T541	3		T493	1
values[105]	61	1			T800	1		T541	2		T493	2
values[106]	68	1			T800	3		T541	7		T493	3
values[107]	68	1			T800	4		T541	3		T493	3
values[108]	66	1			T800	1		T541	3		T493	6
values[109]	65	1			T800	1		T541	4		T493	2
values[110]	77	1			T800	1		T541	3		T493	6
values[111]	74	1			T800	1		T541	8		T493	2
values[112]	77	1			T800	2		T541	8		T493	1
values[113]	80	1			T800	1		T541	2		T493	3
values[114]	72	1			T800	2		T541	2		T493	1
values[115]	81	1			T800	1		T541	6		T493	5
values[116]	62	1			T800	3		T541	1		T493	6
values[117]	66	1			T800	1		T541	1		T493	2
values[118]	55	1			T800	2		T541	3		T493	1
values[119]	57	1			T800	3		T493	6		T793	4
values[120]	63	1			T800	1		T493	1		T793	5
values[121]	77	1			T800	2		T493	2		T793	3
values[122]	68	1			T800	1		T493	3		T574	8
values[123]	73	1			T800	1		T493	2		T574	3
values[124]	57	1			T800	1		T493	3		T574	2
values[125]	81	1			T800	3		T493	6		T574	4
values[126]	170	1			T800	1		T493	44		T574	3
values[127]	928	1			T800	19		T493	78		T574	53
values[128]	7476	1			T800	275		T493	24		T574	585