Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_ret_aon__ram_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	137718	1			T72	109		T73	67		T74	43
values[2]	8456	1			T74	1		T249	1		T250	1
values[3]	2987	1			T441	8		T538	34		T537	2
values[4]	1754	1			T441	4		T538	12		T535	1
values[5]	1129	1			T441	5		T800	1		T439	3
values[6]	824	1			T441	3		T800	1		T439	7
values[7]	688	1			T441	6		T800	1		T439	7
values[8]	512	1			T441	6		T800	1		T439	9
values[9]	414	1			T441	8		T800	1		T439	18
values[10]	403	1			T441	10		T800	1		T439	11
values[11]	382	1			T441	4		T800	1		T439	2
values[12]	354	1			T441	1		T800	1		T439	4
values[13]	336	1			T441	5		T800	1		T439	4
values[14]	358	1			T441	2		T800	1		T439	3
values[15]	334	1			T441	1		T800	1		T439	5
values[16]	343	1			T441	2		T800	1		T439	7
values[17]	327	1			T441	4		T800	1		T439	4
values[18]	305	1			T441	4		T800	1		T439	7
values[19]	327	1			T441	3		T800	1		T439	16
values[20]	328	1			T441	1		T800	1		T439	8
values[21]	306	1			T441	2		T800	1		T439	3
values[22]	331	1			T441	1		T800	1		T439	4
values[23]	305	1			T441	4		T800	1		T439	5
values[24]	327	1			T441	1		T800	1		T439	7
values[25]	311	1			T441	2		T800	1		T439	9
values[26]	339	1			T441	5		T800	1		T439	5
values[27]	322	1			T441	1		T800	1		T439	4
values[28]	256	1			T441	1		T800	1		T439	4
values[29]	321	1			T441	2		T800	1		T439	4
values[30]	320	1			T441	1		T800	1		T439	9
values[31]	293	1			T441	3		T800	1		T439	14
values[32]	288	1			T441	6		T800	1		T439	4
values[33]	307	1			T441	1		T800	1		T439	6
values[34]	265	1			T441	2		T800	1		T439	4
values[35]	298	1			T441	5		T800	1		T439	23
values[36]	275	1			T441	1		T800	1		T439	5
values[37]	285	1			T441	2		T800	1		T439	7
values[38]	286	1			T441	2		T800	1		T439	15
values[39]	248	1			T441	3		T800	1		T439	13
values[40]	241	1			T441	2		T800	1		T439	6
values[41]	273	1			T441	4		T800	1		T439	6
values[42]	227	1			T441	1		T800	1		T439	5
values[43]	266	1			T441	1		T800	1		T439	11
values[44]	301	1			T441	2		T800	1		T439	21
values[45]	199	1			T441	1		T800	1		T439	6
values[46]	279	1			T441	2		T800	1		T439	5
values[47]	233	1			T441	2		T800	1		T439	4
values[48]	224	1			T441	3		T800	1		T439	7
values[49]	262	1			T441	1		T800	1		T439	6
values[50]	281	1			T441	4		T800	1		T439	14
values[51]	273	1			T441	6		T800	1		T439	3
values[52]	238	1			T441	3		T800	1		T439	6
values[53]	229	1			T441	1		T800	1		T439	7
values[54]	261	1			T441	3		T800	1		T439	6
values[55]	231	1			T441	1		T800	1		T439	7
values[56]	254	1			T441	3		T800	1		T439	8
values[57]	266	1			T441	4		T800	1		T439	5
values[58]	216	1			T441	3		T800	1		T439	6
values[59]	219	1			T441	3		T800	1		T439	9
values[60]	263	1			T441	1		T800	1		T439	13
values[61]	184	1			T441	1		T800	1		T439	3
values[62]	238	1			T441	6		T800	2		T439	13
values[63]	221	1			T441	8		T800	1		T439	6
values[64]	214	1			T441	7		T800	1		T439	3
values[65]	204	1			T441	2		T800	1		T439	6
values[66]	176	1			T441	1		T800	1		T439	5
values[67]	179	1			T441	3		T800	1		T439	5
values[68]	158	1			T441	7		T800	1		T439	2
values[69]	122	1			T441	8		T800	1		T439	7
values[70]	148	1			T441	7		T800	1		T439	21
values[71]	118	1			T441	3		T800	1		T439	9
values[72]	101	1			T441	11		T800	1		T439	6
values[73]	109	1			T441	15		T800	1		T439	5
values[74]	99	1			T441	7		T800	1		T439	1
values[75]	83	1			T441	11		T800	1		T782	1
values[76]	94	1			T441	3		T800	1		T782	1
values[77]	89	1			T441	13		T800	1		T782	1
values[78]	72	1			T441	7		T800	1		T782	1
values[79]	57	1			T441	4		T800	1		T782	1
values[80]	65	1			T441	2		T800	1		T782	1
values[81]	84	1			T441	5		T800	1		T782	1
values[82]	70	1			T441	5		T800	1		T782	1
values[83]	67	1			T441	9		T800	1		T782	1
values[84]	64	1			T441	10		T800	1		T782	2
values[85]	84	1			T441	9		T800	1		T782	1
values[86]	89	1			T441	7		T800	1		T782	1
values[87]	95	1			T441	8		T800	1		T782	1
values[88]	102	1			T441	3		T800	1		T782	1
values[89]	76	1			T441	13		T800	1		T782	1
values[90]	73	1			T441	6		T800	1		T782	1
values[91]	59	1			T441	2		T800	1		T782	1
values[92]	69	1			T441	4		T800	1		T782	1
values[93]	79	1			T441	6		T800	1		T782	1
values[94]	82	1			T441	2		T800	1		T782	1
values[95]	77	1			T441	7		T800	1		T782	1
values[96]	82	1			T441	6		T800	1		T782	1
values[97]	70	1			T441	6		T800	1		T782	1
values[98]	81	1			T441	13		T800	1		T782	2
values[99]	93	1			T441	18		T800	1		T782	3
values[100]	124	1			T441	12		T800	1		T782	16
values[101]	85	1			T441	7		T800	1		T782	2
values[102]	67	1			T800	1		T782	2		T794	1
values[103]	89	1			T800	1		T782	2		T794	1
values[104]	69	1			T800	1		T782	5		T794	1
values[105]	70	1			T800	1		T782	1		T794	1
values[106]	98	1			T800	1		T782	2		T794	5
values[107]	80	1			T800	1		T782	2		T794	1
values[108]	73	1			T800	1		T782	4		T794	2
values[109]	73	1			T800	1		T782	4		T794	4
values[110]	88	1			T800	1		T782	1		T794	1
values[111]	85	1			T800	1		T782	3		T794	6
values[112]	74	1			T800	2		T782	1		T794	3
values[113]	81	1			T800	1		T782	1		T794	2
values[114]	87	1			T800	1		T782	1		T794	1
values[115]	58	1			T800	1		T782	1		T794	1
values[116]	65	1			T800	1		T782	1		T794	1
values[117]	75	1			T800	1		T782	2		T794	4
values[118]	64	1			T800	1		T782	2		T794	2
values[119]	65	1			T800	5		T782	1		T794	2
values[120]	81	1			T800	4		T782	3		T794	2
values[121]	57	1			T800	1		T782	1		T794	3
values[122]	61	1			T800	1		T782	4		T794	1
values[123]	60	1			T800	1		T782	2		T794	1
values[124]	65	1			T800	1		T782	1		T794	1
values[125]	89	1			T800	1		T782	1		T794	1
values[126]	150	1			T800	3		T782	2		T794	2
values[127]	905	1			T800	49		T782	27		T794	19
values[128]	7087	1			T800	378		T782	323		T794	300