Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.i2c2_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	136055	1			T95	4		T96	7		T97	5
values[2]	9987	1			T188	1		T548	1		T271	1
values[3]	4068	1			T550	74		T558	20		T476	87
values[4]	2436	1			T550	79		T558	13		T476	53
values[5]	1453	1			T550	36		T558	8		T476	31
values[6]	987	1			T550	52		T558	6		T476	8
values[7]	568	1			T550	35		T476	3		T790	5
values[8]	488	1			T550	19		T790	3		T648	5
values[9]	428	1			T550	8		T790	6		T648	3
values[10]	374	1			T550	8		T790	8		T648	3
values[11]	361	1			T790	8		T648	10		T514	4
values[12]	380	1			T790	6		T648	11		T514	12
values[13]	315	1			T790	6		T648	6		T514	12
values[14]	324	1			T648	3		T514	14		T804	2
values[15]	321	1			T648	6		T514	6		T804	2
values[16]	290	1			T648	3		T514	4		T804	4
values[17]	319	1			T648	9		T514	3		T804	3
values[18]	245	1			T648	9		T514	5		T804	6
values[19]	281	1			T648	21		T514	5		T804	3
values[20]	256	1			T648	5		T514	5		T804	3
values[21]	265	1			T648	7		T514	2		T804	3
values[22]	292	1			T648	8		T514	22		T804	1
values[23]	266	1			T648	4		T514	8		T804	3
values[24]	300	1			T648	15		T514	4		T804	2
values[25]	219	1			T648	7		T514	4		T804	1
values[26]	231	1			T648	6		T514	4		T804	2
values[27]	201	1			T648	4		T514	2		T804	1
values[28]	234	1			T648	3		T514	21		T804	2
values[29]	250	1			T648	5		T514	12		T804	3
values[30]	247	1			T648	7		T514	8		T804	2
values[31]	295	1			T648	8		T514	5		T804	2
values[32]	241	1			T648	10		T514	2		T804	4
values[33]	273	1			T648	13		T514	5		T804	2
values[34]	263	1			T514	12		T804	3		T541	21
values[35]	232	1			T514	4		T804	1		T541	6
values[36]	227	1			T514	6		T804	4		T541	4
values[37]	207	1			T514	6		T804	5		T541	2
values[38]	201	1			T514	5		T804	3		T541	6
values[39]	223	1			T514	7		T804	1		T541	5
values[40]	224	1			T514	2		T804	1		T541	3
values[41]	233	1			T514	8		T804	5		T541	3
values[42]	263	1			T514	6		T804	11		T541	13
values[43]	285	1			T514	13		T804	4		T541	5
values[44]	281	1			T514	22		T804	3		T541	8
values[45]	242	1			T514	11		T804	2		T541	22
values[46]	280	1			T514	10		T804	3		T541	9
values[47]	264	1			T514	3		T804	1		T541	5
values[48]	254	1			T514	3		T804	1		T541	13
values[49]	214	1			T514	2		T804	1		T541	6
values[50]	271	1			T514	3		T804	2		T541	8
values[51]	215	1			T514	9		T804	1		T541	3
values[52]	224	1			T514	9		T804	2		T541	5
values[53]	210	1			T514	10		T804	2		T541	10
values[54]	200	1			T514	6		T804	2		T541	5
values[55]	214	1			T514	9		T804	3		T541	8
values[56]	218	1			T514	15		T804	3		T541	2
values[57]	196	1			T514	3		T804	1		T484	5
values[58]	214	1			T514	9		T804	3		T484	13
values[59]	177	1			T514	3		T804	2		T484	6
values[60]	178	1			T514	4		T804	5		T484	3
values[61]	210	1			T514	6		T804	3		T484	7
values[62]	171	1			T514	11		T804	1		T484	6
values[63]	194	1			T514	6		T804	3		T484	6
values[64]	179	1			T514	9		T804	4		T484	4
values[65]	215	1			T514	6		T804	3		T484	5
values[66]	223	1			T514	5		T804	1		T484	5
values[67]	248	1			T514	7		T804	1		T484	3
values[68]	153	1			T514	6		T804	2		T484	3
values[69]	157	1			T514	3		T804	3		T484	14
values[70]	197	1			T514	25		T804	4		T484	5
values[71]	133	1			T514	1		T804	2		T484	3
values[72]	127	1			T804	1		T484	3		T494	4
values[73]	150	1			T804	1		T484	5		T494	6
values[74]	140	1			T804	3		T494	8		T805	1
values[75]	107	1			T804	1		T494	7		T805	2
values[76]	110	1			T804	1		T494	8		T805	1
values[77]	117	1			T804	2		T494	4		T805	1
values[78]	114	1			T804	2		T494	2		T805	1
values[79]	111	1			T804	1		T494	2		T805	1
values[80]	108	1			T804	2		T494	1		T805	1
values[81]	127	1			T804	7		T494	4		T805	1
values[82]	134	1			T804	9		T494	2		T805	1
values[83]	114	1			T804	11		T494	4		T805	1
values[84]	104	1			T804	3		T494	2		T805	1
values[85]	96	1			T804	6		T494	3		T805	1
values[86]	85	1			T804	2		T494	1		T805	1
values[87]	93	1			T804	1		T494	3		T805	1
values[88]	102	1			T804	1		T494	11		T805	1
values[89]	85	1			T804	3		T494	2		T805	1
values[90]	113	1			T804	3		T494	8		T805	2
values[91]	108	1			T804	3		T494	9		T805	1
values[92]	92	1			T804	2		T494	3		T805	1
values[93]	104	1			T804	4		T494	5		T805	6
values[94]	97	1			T804	4		T494	4		T805	4
values[95]	85	1			T804	1		T494	8		T805	2
values[96]	98	1			T804	2		T494	8		T805	2
values[97]	110	1			T804	5		T494	6		T805	1
values[98]	86	1			T804	3		T494	5		T805	2
values[99]	83	1			T804	2		T494	3		T805	2
values[100]	100	1			T804	3		T494	3		T805	4
values[101]	77	1			T804	1		T494	2		T805	1
values[102]	95	1			T804	2		T494	4		T805	1
values[103]	77	1			T804	4		T494	3		T805	2
values[104]	84	1			T804	2		T494	2		T805	4
values[105]	84	1			T804	2		T494	8		T805	2
values[106]	62	1			T804	2		T494	6		T805	1
values[107]	65	1			T804	2		T494	4		T805	1
values[108]	63	1			T804	4		T494	2		T805	2
values[109]	62	1			T804	3		T494	2		T805	1
values[110]	65	1			T804	2		T494	4		T805	3
values[111]	89	1			T804	1		T494	14		T805	2
values[112]	68	1			T804	1		T494	6		T805	2
values[113]	81	1			T804	2		T494	3		T805	5
values[114]	79	1			T804	8		T494	6		T805	2
values[115]	76	1			T804	8		T494	6		T805	5
values[116]	86	1			T804	10		T494	7		T805	1
values[117]	58	1			T804	2		T494	11		T805	2
values[118]	56	1			T804	2		T494	9		T805	1
values[119]	50	1			T804	2		T494	5		T805	2
values[120]	42	1			T804	2		T494	3		T805	1
values[121]	73	1			T804	2		T494	8		T805	3
values[122]	69	1			T804	4		T494	4		T805	2
values[123]	65	1			T804	3		T494	2		T805	1
values[124]	53	1			T804	2		T494	7		T805	1
values[125]	105	1			T804	10		T494	4		T805	1
values[126]	177	1			T804	35		T494	16		T805	5
values[127]	679	1			T804	73		T494	42		T805	28
values[128]	3779	1			T804	30		T494	21		T805	301