Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__core_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	152245	1			T95	4		T96	7		T97	1
values[2]	3963	1			T478	1		T559	1		T564	1
values[3]	1991	1			T686	25		T576	1		T474	102
values[4]	1459	1			T686	17		T474	131		T482	108
values[5]	1254	1			T686	6		T474	67		T482	106
values[6]	1142	1			T686	13		T474	28		T482	103
values[7]	970	1			T686	17		T474	7		T482	62
values[8]	907	1			T686	37		T482	56		T644	4
values[9]	734	1			T686	48		T482	51		T644	5
values[10]	615	1			T686	44		T482	42		T644	5
values[11]	537	1			T686	35		T482	6		T644	2
values[12]	487	1			T686	22		T482	10		T644	1
values[13]	435	1			T686	15		T482	10		T644	2
values[14]	458	1			T686	9		T482	37		T644	1
values[15]	375	1			T686	18		T482	18		T644	3
values[16]	357	1			T686	22		T482	3		T644	1
values[17]	315	1			T686	17		T644	1		T477	18
values[18]	348	1			T686	18		T644	2		T477	2
values[19]	302	1			T686	11		T644	7		T534	6
values[20]	285	1			T686	14		T644	4		T534	9
values[21]	224	1			T686	6		T644	2		T534	11
values[22]	212	1			T686	8		T644	5		T534	15
values[23]	247	1			T686	5		T644	6		T534	11
values[24]	200	1			T686	7		T644	4		T534	14
values[25]	156	1			T686	6		T644	5		T534	21
values[26]	141	1			T686	4		T644	5		T534	19
values[27]	153	1			T686	6		T644	8		T534	19
values[28]	178	1			T686	7		T644	2		T534	27
values[29]	176	1			T686	19		T644	1		T534	29
values[30]	163	1			T686	19		T644	5		T534	26
values[31]	144	1			T686	1		T644	2		T534	18
values[32]	171	1			T644	7		T534	42		T592	8
values[33]	142	1			T644	5		T534	34		T592	2
values[34]	148	1			T644	10		T534	23		T592	14
values[35]	105	1			T644	4		T534	12		T592	6
values[36]	91	1			T644	1		T534	4		T592	3
values[37]	99	1			T644	3		T592	9		T807	1
values[38]	135	1			T644	5		T592	4		T807	1
values[39]	115	1			T644	8		T592	3		T807	1
values[40]	99	1			T644	2		T592	3		T807	1
values[41]	97	1			T644	3		T592	4		T807	1
values[42]	111	1			T644	3		T592	7		T807	1
values[43]	86	1			T644	5		T592	3		T807	1
values[44]	77	1			T644	6		T592	8		T807	1
values[45]	85	1			T644	6		T592	6		T807	1
values[46]	60	1			T644	3		T592	4		T807	1
values[47]	69	1			T644	2		T592	5		T807	1
values[48]	80	1			T644	1		T592	3		T807	1
values[49]	81	1			T644	1		T592	1		T807	1
values[50]	88	1			T644	3		T592	2		T807	1
values[51]	95	1			T644	2		T592	2		T807	1
values[52]	106	1			T644	6		T592	4		T807	1
values[53]	87	1			T644	3		T592	1		T807	1
values[54]	64	1			T644	4		T592	1		T807	1
values[55]	61	1			T644	2		T592	2		T807	1
values[56]	64	1			T644	1		T592	4		T807	1
values[57]	54	1			T644	1		T592	4		T807	1
values[58]	50	1			T644	2		T592	2		T807	1
values[59]	57	1			T644	1		T592	4		T807	1
values[60]	64	1			T644	1		T592	1		T807	1
values[61]	63	1			T644	7		T592	3		T807	1
values[62]	56	1			T644	2		T592	5		T807	1
values[63]	55	1			T644	1		T592	6		T807	1
values[64]	55	1			T644	2		T592	5		T807	1
values[65]	52	1			T644	5		T592	2		T807	1
values[66]	51	1			T644	2		T592	1		T807	1
values[67]	60	1			T644	3		T592	3		T807	1
values[68]	67	1			T644	2		T592	1		T807	1
values[69]	61	1			T644	1		T592	1		T807	1
values[70]	59	1			T644	2		T592	4		T807	1
values[71]	71	1			T644	1		T592	1		T807	1
values[72]	66	1			T644	2		T592	1		T807	1
values[73]	61	1			T644	2		T592	1		T807	1
values[74]	53	1			T644	1		T592	2		T807	1
values[75]	54	1			T644	2		T592	4		T807	1
values[76]	58	1			T644	2		T592	5		T807	1
values[77]	72	1			T644	2		T592	4		T807	2
values[78]	62	1			T644	3		T592	2		T807	1
values[79]	57	1			T644	2		T592	2		T807	1
values[80]	48	1			T644	1		T592	3		T807	1
values[81]	58	1			T644	1		T592	4		T807	1
values[82]	54	1			T644	2		T592	4		T807	1
values[83]	46	1			T644	2		T592	3		T807	1
values[84]	75	1			T644	3		T592	4		T807	1
values[85]	60	1			T644	1		T592	3		T807	1
values[86]	62	1			T644	4		T592	2		T807	1
values[87]	60	1			T644	1		T592	2		T807	1
values[88]	75	1			T644	7		T592	2		T807	1
values[89]	64	1			T644	1		T592	5		T807	1
values[90]	70	1			T644	1		T592	12		T807	1
values[91]	72	1			T644	1		T592	8		T807	1
values[92]	77	1			T644	1		T592	4		T807	1
values[93]	70	1			T644	2		T592	2		T807	1
values[94]	75	1			T644	3		T592	2		T807	1
values[95]	77	1			T644	1		T592	5		T807	1
values[96]	79	1			T644	1		T592	8		T807	1
values[97]	88	1			T644	1		T592	5		T807	1
values[98]	77	1			T644	2		T592	1		T807	1
values[99]	88	1			T644	5		T592	1		T807	1
values[100]	60	1			T644	1		T592	2		T807	1
values[101]	80	1			T644	2		T592	1		T807	1
values[102]	96	1			T644	2		T592	5		T807	1
values[103]	68	1			T644	4		T592	1		T807	1
values[104]	72	1			T644	1		T592	3		T807	1
values[105]	77	1			T644	4		T592	4		T807	1
values[106]	93	1			T644	4		T592	6		T807	1
values[107]	96	1			T644	1		T592	7		T807	1
values[108]	87	1			T644	2		T592	10		T807	1
values[109]	75	1			T644	1		T592	8		T807	1
values[110]	105	1			T644	2		T592	4		T807	1
values[111]	82	1			T644	1		T592	2		T807	2
values[112]	86	1			T644	1		T592	2		T807	2
values[113]	92	1			T644	2		T592	7		T807	3
values[114]	106	1			T644	4		T592	4		T807	2
values[115]	100	1			T644	6		T592	6		T807	1
values[116]	92	1			T644	7		T592	3		T807	2
values[117]	114	1			T644	6		T592	5		T807	4
values[118]	96	1			T644	4		T592	3		T807	1
values[119]	102	1			T644	3		T592	9		T807	2
values[120]	127	1			T644	8		T592	13		T807	4
values[121]	112	1			T644	9		T592	6		T807	3
values[122]	104	1			T644	7		T592	7		T807	2
values[123]	114	1			T644	3		T592	6		T807	2
values[124]	214	1			T644	12		T592	13		T807	2
values[125]	406	1			T644	24		T592	14		T807	2
values[126]	836	1			T644	33		T592	9		T807	15
values[127]	2720	1			T644	11		T592	1		T807	123
values[128]	4638	1			T644	2		T807	181		T607	2