Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__core_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	166882	1			T94	6		T95	3		T96	4
values[2]	6147	1			T158	3		T279	2		T453	1
values[3]	3239	1			T582	6		T796	6		T502	58
values[4]	2231	1			T582	8		T796	8		T502	53
values[5]	1698	1			T582	19		T796	4		T502	51
values[6]	1278	1			T582	15		T796	6		T502	29
values[7]	968	1			T582	14		T796	4		T502	9
values[8]	1001	1			T582	30		T796	1		T502	13
values[9]	872	1			T582	41		T796	1		T502	16
values[10]	828	1			T582	34		T796	4		T502	2
values[11]	696	1			T582	36		T796	5		T797	33
values[12]	585	1			T582	14		T796	1		T797	33
values[13]	597	1			T582	11		T796	1		T797	24
values[14]	584	1			T582	12		T796	2		T797	14
values[15]	574	1			T582	6		T796	2		T797	12
values[16]	504	1			T582	10		T796	1		T797	11
values[17]	336	1			T582	6		T796	2		T797	2
values[18]	291	1			T582	3		T796	1		T464	28
values[19]	281	1			T582	5		T796	2		T464	18
values[20]	253	1			T582	1		T796	4		T464	4
values[21]	227	1			T582	1		T796	1		T464	2
values[22]	206	1			T582	2		T796	3		T464	6
values[23]	191	1			T582	5		T796	1		T464	6
values[24]	178	1			T582	10		T796	3		T464	3
values[25]	215	1			T582	17		T796	7		T464	4
values[26]	281	1			T582	16		T796	1		T464	11
values[27]	243	1			T582	9		T796	1		T464	13
values[28]	202	1			T582	3		T796	4		T464	12
values[29]	196	1			T582	8		T796	1		T464	16
values[30]	156	1			T582	14		T796	9		T464	9
values[31]	149	1			T582	9		T796	3		T464	4
values[32]	146	1			T582	7		T796	1		T464	3
values[33]	110	1			T582	7		T796	3		T464	5
values[34]	126	1			T582	26		T796	7		T464	3
values[35]	91	1			T582	7		T796	2		T464	5
values[36]	93	1			T582	1		T796	1		T464	16
values[37]	113	1			T796	2		T464	19		T804	2
values[38]	112	1			T796	5		T464	10		T804	3
values[39]	95	1			T796	2		T464	7		T804	2
values[40]	127	1			T796	2		T464	3		T804	2
values[41]	140	1			T796	3		T464	4		T804	6
values[42]	97	1			T796	2		T464	8		T804	3
values[43]	66	1			T796	1		T464	10		T804	1
values[44]	61	1			T796	6		T464	9		T804	2
values[45]	66	1			T796	4		T464	6		T804	2
values[46]	54	1			T796	2		T464	3		T804	1
values[47]	55	1			T796	4		T804	3		T820	6
values[48]	64	1			T796	1		T804	1		T820	5
values[49]	61	1			T796	2		T804	5		T820	3
values[50]	54	1			T796	1		T804	1		T820	3
values[51]	52	1			T796	1		T804	1		T820	2
values[52]	57	1			T796	5		T804	1		T820	5
values[53]	64	1			T796	2		T804	3		T820	7
values[54]	43	1			T796	4		T804	1		T820	3
values[55]	60	1			T796	4		T804	1		T820	6
values[56]	52	1			T796	5		T804	1		T820	3
values[57]	51	1			T796	1		T804	3		T820	5
values[58]	63	1			T796	2		T804	1		T820	5
values[59]	66	1			T796	3		T804	4		T820	6
values[60]	67	1			T796	1		T804	2		T820	8
values[61]	63	1			T796	4		T804	3		T820	5
values[62]	50	1			T796	4		T804	2		T820	2
values[63]	62	1			T796	6		T804	10		T820	5
values[64]	52	1			T796	4		T804	5		T820	4
values[65]	52	1			T796	1		T804	2		T820	3
values[66]	45	1			T796	1		T804	2		T820	4
values[67]	56	1			T796	2		T804	2		T820	5
values[68]	56	1			T796	1		T804	1		T820	7
values[69]	65	1			T796	3		T804	2		T820	6
values[70]	51	1			T796	2		T804	2		T820	5
values[71]	58	1			T796	3		T804	1		T820	7
values[72]	53	1			T796	3		T804	2		T820	9
values[73]	48	1			T796	1		T804	3		T820	3
values[74]	54	1			T796	1		T804	2		T820	5
values[75]	50	1			T796	3		T804	1		T820	3
values[76]	54	1			T796	3		T804	1		T820	4
values[77]	59	1			T796	2		T804	4		T820	6
values[78]	81	1			T796	1		T804	5		T820	12
values[79]	57	1			T796	6		T804	3		T820	9
values[80]	57	1			T796	3		T804	6		T820	8
values[81]	54	1			T796	1		T804	6		T820	6
values[82]	81	1			T796	1		T804	11		T820	13
values[83]	82	1			T796	4		T804	5		T820	11
values[84]	68	1			T796	5		T804	2		T820	6
values[85]	67	1			T796	4		T804	7		T820	5
values[86]	79	1			T796	4		T804	8		T820	9
values[87]	70	1			T796	1		T804	8		T820	7
values[88]	59	1			T796	4		T804	3		T820	6
values[89]	67	1			T796	3		T804	3		T820	4
values[90]	92	1			T796	2		T804	7		T820	7
values[91]	89	1			T796	1		T804	5		T820	14
values[92]	91	1			T796	3		T804	7		T820	8
values[93]	82	1			T796	1		T804	2		T820	11
values[94]	95	1			T796	1		T804	2		T820	7
values[95]	80	1			T796	3		T804	1		T820	8
values[96]	103	1			T796	3		T804	14		T820	12
values[97]	92	1			T796	3		T804	6		T820	8
values[98]	95	1			T796	3		T804	5		T820	10
values[99]	79	1			T796	3		T804	6		T820	6
values[100]	74	1			T796	2		T804	1		T820	6
values[101]	69	1			T796	3		T804	3		T820	6
values[102]	84	1			T796	1		T804	3		T820	7
values[103]	81	1			T796	2		T804	6		T820	10
values[104]	79	1			T796	1		T804	3		T820	5
values[105]	82	1			T796	3		T804	2		T820	11
values[106]	89	1			T796	1		T804	6		T820	23
values[107]	78	1			T796	1		T804	4		T820	11
values[108]	87	1			T796	4		T804	7		T820	12
values[109]	94	1			T796	8		T804	3		T820	13
values[110]	72	1			T796	1		T804	2		T820	7
values[111]	91	1			T796	4		T804	3		T820	5
values[112]	109	1			T796	4		T804	4		T820	6
values[113]	98	1			T796	5		T804	2		T820	11
values[114]	101	1			T796	7		T804	3		T820	14
values[115]	77	1			T796	1		T804	1		T820	7
values[116]	89	1			T796	1		T804	1		T820	4
values[117]	72	1			T796	4		T804	4		T820	9
values[118]	83	1			T796	2		T804	7		T820	6
values[119]	89	1			T796	8		T804	3		T820	5
values[120]	93	1			T796	14		T804	4		T820	8
values[121]	106	1			T796	7		T804	12		T820	9
values[122]	115	1			T796	12		T804	8		T820	17
values[123]	151	1			T796	13		T804	13		T820	10
values[124]	238	1			T796	30		T804	22		T820	29
values[125]	497	1			T796	39		T804	26		T820	49
values[126]	833	1			T796	43		T804	25		T820	71
values[127]	2422	1			T796	33		T804	9		T820	46
values[128]	3884	1			T796	1		T804	1		T820	2