Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.keymgr_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	173559	1			T96	1		T97	6		T98	39
values[2]	4729	1			T97	1		T155	1		T542	2
values[3]	2309	1			T534	3		T803	4		T800	1
values[4]	1649	1			T534	3		T803	10		T800	1
values[5]	1261	1			T534	2		T803	3		T800	1
values[6]	1065	1			T534	6		T803	1		T800	1
values[7]	877	1			T534	10		T803	2		T800	1
values[8]	773	1			T534	8		T803	1		T800	1
values[9]	720	1			T534	8		T803	2		T800	1
values[10]	637	1			T534	6		T803	7		T800	1
values[11]	595	1			T534	8		T803	2		T800	1
values[12]	545	1			T534	7		T803	1		T800	1
values[13]	462	1			T534	16		T803	2		T800	1
values[14]	473	1			T534	7		T803	2		T800	1
values[15]	468	1			T534	5		T803	2		T800	1
values[16]	393	1			T534	3		T803	2		T800	1
values[17]	398	1			T534	4		T803	2		T800	1
values[18]	301	1			T534	4		T803	2		T800	1
values[19]	284	1			T534	10		T803	2		T800	1
values[20]	274	1			T534	4		T803	2		T800	1
values[21]	282	1			T534	9		T803	1		T800	1
values[22]	271	1			T534	18		T803	6		T800	1
values[23]	254	1			T534	19		T803	7		T800	1
values[24]	260	1			T534	23		T803	2		T800	1
values[25]	232	1			T534	22		T803	2		T800	1
values[26]	243	1			T534	23		T803	3		T800	1
values[27]	207	1			T534	18		T803	1		T800	1
values[28]	186	1			T534	9		T803	3		T800	1
values[29]	205	1			T534	9		T803	4		T800	1
values[30]	142	1			T534	2		T803	4		T800	1
values[31]	132	1			T803	2		T800	1		T815	9
values[32]	117	1			T803	2		T800	1		T815	9
values[33]	117	1			T803	5		T800	1		T815	6
values[34]	126	1			T803	8		T800	1		T460	1
values[35]	114	1			T803	1		T800	1		T460	1
values[36]	117	1			T803	1		T800	1		T460	1
values[37]	115	1			T803	2		T800	1		T460	1
values[38]	118	1			T803	2		T800	1		T460	1
values[39]	100	1			T803	2		T800	1		T460	1
values[40]	88	1			T803	1		T800	1		T460	1
values[41]	97	1			T803	5		T800	1		T460	1
values[42]	81	1			T803	1		T800	1		T460	1
values[43]	96	1			T803	3		T800	1		T460	1
values[44]	87	1			T803	5		T800	1		T460	1
values[45]	64	1			T803	4		T800	1		T460	1
values[46]	71	1			T803	2		T800	1		T460	1
values[47]	72	1			T803	1		T800	1		T460	1
values[48]	75	1			T803	2		T800	1		T460	1
values[49]	68	1			T803	2		T800	1		T460	1
values[50]	60	1			T803	1		T800	1		T460	1
values[51]	73	1			T803	2		T800	2		T460	1
values[52]	88	1			T803	1		T800	1		T460	1
values[53]	80	1			T803	3		T800	1		T460	1
values[54]	56	1			T803	4		T800	1		T460	1
values[55]	65	1			T803	1		T800	1		T460	1
values[56]	69	1			T803	2		T800	1		T460	1
values[57]	66	1			T803	1		T800	1		T460	1
values[58]	51	1			T803	2		T800	1		T460	1
values[59]	53	1			T803	1		T800	1		T460	1
values[60]	48	1			T803	3		T800	1		T460	1
values[61]	59	1			T803	2		T800	1		T460	1
values[62]	64	1			T803	2		T800	1		T460	1
values[63]	69	1			T803	1		T800	1		T460	1
values[64]	61	1			T803	4		T800	1		T460	1
values[65]	64	1			T803	3		T800	1		T460	1
values[66]	56	1			T803	2		T800	2		T460	1
values[67]	53	1			T803	1		T800	1		T460	1
values[68]	58	1			T803	2		T800	1		T460	1
values[69]	58	1			T803	9		T800	1		T460	1
values[70]	71	1			T803	3		T800	1		T460	1
values[71]	68	1			T803	4		T800	1		T460	1
values[72]	80	1			T803	6		T800	1		T460	1
values[73]	82	1			T803	1		T800	1		T460	4
values[74]	67	1			T803	4		T800	1		T460	4
values[75]	59	1			T803	1		T800	2		T460	2
values[76]	64	1			T803	3		T800	1		T460	3
values[77]	99	1			T803	6		T800	1		T460	1
values[78]	84	1			T803	6		T800	1		T460	3
values[79]	81	1			T803	7		T800	1		T460	3
values[80]	73	1			T803	4		T800	1		T460	6
values[81]	68	1			T803	5		T800	1		T460	2
values[82]	70	1			T803	3		T800	1		T460	3
values[83]	60	1			T803	2		T800	1		T460	1
values[84]	80	1			T803	2		T800	1		T460	2
values[85]	91	1			T803	3		T800	1		T460	7
values[86]	89	1			T803	5		T800	1		T460	8
values[87]	83	1			T803	5		T800	1		T460	4
values[88]	85	1			T803	5		T800	1		T460	3
values[89]	84	1			T803	5		T800	1		T460	1
values[90]	72	1			T803	1		T800	1		T460	2
values[91]	76	1			T803	5		T800	1		T460	2
values[92]	82	1			T803	5		T800	1		T460	7
values[93]	85	1			T803	4		T800	1		T460	3
values[94]	80	1			T803	2		T800	1		T460	4
values[95]	85	1			T803	4		T800	1		T460	2
values[96]	102	1			T803	10		T800	1		T460	4
values[97]	90	1			T803	5		T800	1		T460	2
values[98]	84	1			T803	3		T800	1		T460	2
values[99]	96	1			T803	3		T800	1		T460	2
values[100]	100	1			T803	4		T800	1		T460	1
values[101]	89	1			T803	3		T800	1		T460	2
values[102]	92	1			T803	2		T800	1		T460	1
values[103]	97	1			T803	6		T800	1		T460	3
values[104]	82	1			T803	4		T800	1		T460	4
values[105]	84	1			T803	5		T800	1		T460	2
values[106]	76	1			T803	1		T800	1		T460	3
values[107]	86	1			T803	6		T800	1		T460	1
values[108]	107	1			T803	6		T800	1		T460	2
values[109]	107	1			T803	9		T800	1		T460	2
values[110]	110	1			T803	6		T800	1		T460	5
values[111]	119	1			T803	3		T800	1		T460	6
values[112]	113	1			T803	1		T800	1		T460	5
values[113]	132	1			T803	7		T800	1		T460	2
values[114]	113	1			T803	7		T800	1		T460	1
values[115]	111	1			T803	5		T800	1		T460	4
values[116]	87	1			T803	3		T800	1		T460	1
values[117]	87	1			T803	1		T800	1		T460	1
values[118]	79	1			T803	2		T800	1		T460	1
values[119]	114	1			T803	3		T800	1		T460	2
values[120]	110	1			T803	1		T800	1		T460	1
values[121]	133	1			T803	4		T800	1		T460	2
values[122]	135	1			T803	11		T800	1		T460	4
values[123]	161	1			T803	7		T800	1		T460	3
values[124]	240	1			T803	10		T800	3		T460	3
values[125]	464	1			T803	11		T800	1		T460	1
values[126]	939	1			T803	22		T800	14		T460	5
values[127]	2744	1			T803	24		T800	107		T460	88
values[128]	4566	1			T803	2		T800	164		T460	179