Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.clkmgr_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	147065	1			T96	7		T97	6		T98	36
values[2]	9930	1			T98	2		T437	2		T542	1
values[3]	3554	1			T534	129		T794	191		T465	140
values[4]	2088	1			T534	57		T794	64		T465	71
values[5]	1437	1			T534	31		T794	21		T465	43
values[6]	1089	1			T534	25		T794	11		T465	24
values[7]	731	1			T534	24		T794	4		T465	12
values[8]	614	1			T534	7		T465	1		T797	1
values[9]	499	1			T797	1		T800	1		T783	6
values[10]	431	1			T797	1		T800	1		T783	7
values[11]	434	1			T797	1		T800	1		T783	6
values[12]	396	1			T797	1		T800	1		T783	7
values[13]	420	1			T797	1		T800	1		T783	8
values[14]	364	1			T797	1		T800	1		T783	9
values[15]	349	1			T797	1		T800	1		T783	10
values[16]	356	1			T797	1		T800	1		T783	5
values[17]	347	1			T797	1		T800	1		T783	10
values[18]	313	1			T797	1		T800	1		T783	8
values[19]	347	1			T797	1		T800	1		T783	10
values[20]	333	1			T797	1		T800	1		T783	6
values[21]	346	1			T797	1		T800	1		T783	14
values[22]	311	1			T797	1		T800	1		T783	4
values[23]	331	1			T797	1		T800	1		T783	7
values[24]	354	1			T797	1		T800	1		T783	8
values[25]	337	1			T797	1		T800	1		T783	5
values[26]	325	1			T797	1		T800	1		T783	7
values[27]	278	1			T797	1		T800	1		T783	3
values[28]	332	1			T797	1		T800	1		T783	6
values[29]	298	1			T797	1		T800	1		T783	11
values[30]	314	1			T797	1		T800	1		T783	6
values[31]	355	1			T797	1		T800	1		T783	4
values[32]	359	1			T797	1		T800	1		T783	8
values[33]	262	1			T797	1		T800	1		T783	3
values[34]	270	1			T797	1		T800	1		T783	10
values[35]	327	1			T797	1		T800	1		T783	9
values[36]	276	1			T797	1		T800	1		T783	7
values[37]	273	1			T797	1		T800	1		T783	26
values[38]	330	1			T797	1		T800	1		T783	6
values[39]	270	1			T797	1		T800	1		T783	5
values[40]	320	1			T797	1		T800	1		T783	10
values[41]	288	1			T797	1		T800	1		T783	8
values[42]	313	1			T797	1		T800	1		T783	9
values[43]	341	1			T797	1		T800	1		T783	5
values[44]	314	1			T797	2		T800	1		T783	7
values[45]	262	1			T797	1		T800	1		T783	4
values[46]	261	1			T797	1		T800	2		T783	4
values[47]	236	1			T797	1		T800	1		T783	4
values[48]	218	1			T797	1		T800	1		T783	3
values[49]	281	1			T797	1		T800	1		T783	5
values[50]	242	1			T797	1		T800	1		T783	4
values[51]	228	1			T797	1		T800	1		T783	3
values[52]	261	1			T797	1		T800	1		T783	10
values[53]	222	1			T797	1		T800	1		T783	13
values[54]	219	1			T797	1		T800	1		T783	7
values[55]	186	1			T797	1		T800	1		T783	7
values[56]	208	1			T797	1		T800	1		T783	10
values[57]	242	1			T797	1		T800	1		T783	13
values[58]	198	1			T797	1		T800	1		T783	4
values[59]	247	1			T797	1		T800	1		T783	9
values[60]	242	1			T797	1		T800	1		T783	9
values[61]	208	1			T797	1		T800	1		T783	5
values[62]	184	1			T797	1		T800	1		T783	12
values[63]	186	1			T797	1		T800	1		T783	6
values[64]	149	1			T797	1		T800	1		T783	6
values[65]	175	1			T797	1		T800	1		T783	5
values[66]	184	1			T797	1		T800	1		T466	9
values[67]	138	1			T797	1		T800	1		T466	21
values[68]	114	1			T797	1		T800	1		T466	5
values[69]	124	1			T797	1		T800	1		T466	5
values[70]	123	1			T797	1		T800	1		T466	10
values[71]	115	1			T797	1		T800	1		T466	3
values[72]	100	1			T797	1		T800	1		T466	4
values[73]	93	1			T797	1		T800	1		T503	10
values[74]	86	1			T797	1		T800	1		T503	4
values[75]	82	1			T797	1		T800	1		T503	8
values[76]	72	1			T797	1		T800	1		T503	6
values[77]	63	1			T797	1		T800	1		T503	6
values[78]	78	1			T797	1		T800	1		T503	7
values[79]	87	1			T797	1		T800	1		T503	7
values[80]	87	1			T797	1		T800	1		T503	11
values[81]	72	1			T797	1		T800	1		T503	1
values[82]	64	1			T797	1		T800	2		T801	10
values[83]	47	1			T797	1		T800	1		T801	4
values[84]	57	1			T797	1		T800	1		T801	8
values[85]	78	1			T797	1		T800	1		T801	11
values[86]	81	1			T797	1		T800	1		T801	8
values[87]	70	1			T797	1		T800	1		T801	15
values[88]	54	1			T797	1		T800	1		T801	11
values[89]	45	1			T797	1		T800	1		T801	9
values[90]	48	1			T797	1		T800	1		T801	11
values[91]	54	1			T797	1		T800	1		T801	16
values[92]	66	1			T797	1		T800	1		T801	14
values[93]	61	1			T797	1		T800	1		T801	6
values[94]	62	1			T797	1		T800	1		T801	5
values[95]	60	1			T797	1		T800	1		T801	2
values[96]	82	1			T797	1		T800	2		T801	4
values[97]	72	1			T797	1		T800	1		T801	1
values[98]	60	1			T797	1		T800	2		T801	4
values[99]	54	1			T797	1		T800	4		T801	4
values[100]	62	1			T797	1		T800	3		T801	3
values[101]	61	1			T797	1		T800	4		T801	3
values[102]	76	1			T797	1		T800	16		T801	10
values[103]	55	1			T797	1		T800	1		T801	9
values[104]	60	1			T797	1		T800	2		T801	12
values[105]	67	1			T797	1		T800	1		T801	5
values[106]	68	1			T797	1		T800	1		T801	3
values[107]	46	1			T797	1		T800	1		T801	1
values[108]	53	1			T797	1		T800	2		T497	3
values[109]	54	1			T797	1		T800	1		T497	4
values[110]	47	1			T797	1		T800	3		T497	3
values[111]	53	1			T797	1		T800	3		T497	15
values[112]	51	1			T797	1		T800	3		T497	11
values[113]	50	1			T797	1		T800	1		T497	4
values[114]	57	1			T797	1		T800	1		T497	12
values[115]	52	1			T797	2		T800	1		T497	2
values[116]	32	1			T797	2		T800	1		T497	5
values[117]	37	1			T797	2		T800	2		T497	3
values[118]	44	1			T797	1		T800	1		T497	5
values[119]	48	1			T797	4		T800	2		T497	3
values[120]	41	1			T797	2		T800	2		T802	4
values[121]	48	1			T797	6		T800	4		T802	1
values[122]	30	1			T797	2		T800	4		T802	1
values[123]	40	1			T797	1		T800	1		T802	1
values[124]	32	1			T797	2		T800	1		T802	1
values[125]	34	1			T797	2		T800	1		T802	2
values[126]	50	1			T797	3		T800	1		T802	1
values[127]	414	1			T797	30		T800	38		T802	26
values[128]	3809	1			T797	349		T800	325		T802	299