Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_host0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	151201	1			T96	8		T97	4		T98	65
values[2]	14099	1			T549	1		T547	1		T546	1
values[3]	6621	1			T650	1		T824	328		T641	185
values[4]	2696	1			T650	1		T824	68		T641	54
values[5]	899	1			T641	3		T802	2		T479	21
values[6]	514	1			T802	3		T479	2		T839	16
values[7]	314	1			T802	6		T839	13		T805	6
values[8]	207	1			T802	2		T839	10		T805	7
values[9]	165	1			T802	11		T839	1		T805	4
values[10]	127	1			T802	3		T805	6		T800	1
values[11]	140	1			T802	5		T805	8		T800	1
values[12]	175	1			T802	2		T805	4		T800	1
values[13]	156	1			T802	2		T805	7		T800	1
values[14]	128	1			T802	6		T805	13		T800	1
values[15]	105	1			T802	12		T805	10		T800	1
values[16]	114	1			T802	7		T805	3		T800	1
values[17]	116	1			T802	4		T805	6		T800	1
values[18]	118	1			T802	5		T805	8		T800	1
values[19]	164	1			T802	13		T805	6		T800	1
values[20]	136	1			T802	2		T805	3		T800	1
values[21]	136	1			T802	2		T805	11		T800	1
values[22]	151	1			T802	8		T805	10		T800	1
values[23]	142	1			T802	4		T805	19		T800	1
values[24]	135	1			T802	6		T805	8		T800	1
values[25]	179	1			T802	14		T805	18		T800	1
values[26]	162	1			T802	10		T805	35		T800	1
values[27]	134	1			T802	3		T805	20		T800	1
values[28]	120	1			T802	12		T805	7		T800	1
values[29]	99	1			T802	12		T805	9		T800	1
values[30]	121	1			T802	17		T805	22		T800	1
values[31]	113	1			T802	13		T805	19		T800	1
values[32]	123	1			T802	8		T805	32		T800	1
values[33]	106	1			T802	8		T805	22		T800	1
values[34]	127	1			T802	8		T805	22		T800	1
values[35]	107	1			T802	4		T805	14		T800	1
values[36]	105	1			T802	7		T805	17		T800	1
values[37]	92	1			T802	9		T805	15		T800	1
values[38]	106	1			T802	8		T805	11		T800	1
values[39]	91	1			T802	8		T805	11		T800	1
values[40]	108	1			T802	3		T805	20		T800	1
values[41]	144	1			T802	2		T805	61		T800	1
values[42]	149	1			T802	9		T805	54		T800	1
values[43]	97	1			T802	2		T805	28		T800	1
values[44]	103	1			T802	1		T805	41		T800	1
values[45]	91	1			T802	2		T805	31		T800	1
values[46]	91	1			T802	14		T805	17		T800	1
values[47]	69	1			T802	11		T805	9		T800	1
values[48]	70	1			T802	12		T805	8		T800	1
values[49]	96	1			T802	5		T805	5		T800	1
values[50]	108	1			T802	3		T805	2		T800	1
values[51]	94	1			T802	1		T805	6		T800	1
values[52]	158	1			T802	3		T805	11		T800	1
values[53]	169	1			T802	11		T805	15		T800	1
values[54]	122	1			T802	13		T805	2		T800	1
values[55]	129	1			T802	41		T805	2		T800	1
values[56]	134	1			T802	54		T805	4		T800	1
values[57]	99	1			T802	27		T805	4		T800	1
values[58]	66	1			T802	14		T805	3		T800	1
values[59]	58	1			T805	4		T800	1		T845	1
values[60]	43	1			T805	5		T800	1		T845	1
values[61]	42	1			T805	3		T800	1		T845	1
values[62]	37	1			T805	5		T800	1		T845	1
values[63]	45	1			T805	6		T800	1		T845	1
values[64]	75	1			T805	15		T800	1		T845	1
values[65]	96	1			T805	22		T800	1		T845	1
values[66]	122	1			T805	48		T800	1		T845	1
values[67]	96	1			T805	33		T800	1		T845	1
values[68]	76	1			T805	20		T800	1		T845	1
values[69]	56	1			T805	8		T800	1		T845	1
values[70]	45	1			T805	2		T800	2		T845	1
values[71]	27	1			T800	1		T845	1		T846	1
values[72]	20	1			T800	1		T845	1		T846	1
values[73]	20	1			T800	1		T845	1		T846	1
values[74]	19	1			T800	1		T845	1		T846	1
values[75]	19	1			T800	1		T845	1		T846	1
values[76]	20	1			T800	1		T845	1		T846	1
values[77]	20	1			T800	1		T845	1		T846	1
values[78]	19	1			T800	1		T845	1		T846	1
values[79]	20	1			T800	1		T845	1		T846	1
values[80]	21	1			T800	1		T845	1		T846	1
values[81]	21	1			T800	1		T845	1		T846	1
values[82]	28	1			T800	1		T845	1		T846	1
values[83]	30	1			T800	1		T845	1		T846	1
values[84]	28	1			T800	1		T845	1		T846	1
values[85]	27	1			T800	1		T845	1		T846	3
values[86]	25	1			T800	1		T845	1		T846	2
values[87]	27	1			T800	1		T845	1		T846	5
values[88]	23	1			T800	1		T845	1		T846	2
values[89]	30	1			T800	1		T845	1		T846	5
values[90]	36	1			T800	1		T845	1		T846	3
values[91]	41	1			T800	1		T845	1		T846	5
values[92]	29	1			T800	1		T845	1		T846	1
values[93]	31	1			T800	1		T845	1		T846	2
values[94]	39	1			T800	1		T845	1		T846	7
values[95]	30	1			T800	1		T845	1		T846	2
values[96]	38	1			T800	1		T845	1		T846	2
values[97]	32	1			T800	1		T845	1		T846	2
values[98]	35	1			T800	1		T845	1		T846	4
values[99]	34	1			T800	1		T845	1		T846	4
values[100]	31	1			T800	1		T845	1		T846	1
values[101]	34	1			T800	1		T845	1		T846	1
values[102]	36	1			T800	1		T845	1		T846	4
values[103]	34	1			T800	1		T845	1		T846	2
values[104]	33	1			T800	1		T845	2		T846	3
values[105]	36	1			T800	1		T845	1		T846	1
values[106]	38	1			T800	1		T845	1		T846	1
values[107]	31	1			T800	1		T845	1		T846	1
values[108]	38	1			T800	1		T845	1		T846	1
values[109]	30	1			T800	1		T845	1		T846	1
values[110]	38	1			T800	1		T845	1		T846	1
values[111]	34	1			T800	1		T845	1		T846	1
values[112]	31	1			T800	1		T845	1		T846	1
values[113]	42	1			T800	1		T845	1		T846	3
values[114]	39	1			T800	1		T845	1		T846	1
values[115]	50	1			T800	1		T845	1		T846	3
values[116]	48	1			T800	1		T845	1		T846	2
values[117]	43	1			T800	1		T845	2		T846	2
values[118]	37	1			T800	2		T845	2		T846	5
values[119]	39	1			T800	1		T845	2		T846	1
values[120]	33	1			T800	1		T845	1		T846	5
values[121]	30	1			T800	3		T845	1		T846	2
values[122]	32	1			T800	1		T845	3		T846	2
values[123]	33	1			T800	2		T845	1		T846	1
values[124]	37	1			T800	1		T845	2		T846	1
values[125]	35	1			T800	1		T845	5		T846	1
values[126]	212	1			T800	4		T845	14		T846	4
values[127]	1999	1			T800	82		T845	127		T846	76
values[128]	3842	1			T800	190		T845	229		T846	201