Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rv_dm__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	161803	1			T97	6		T98	1		T102	9
values[2]	4986	1			T458	6		T479	1		T566	3
values[3]	2401	1			T564	12		T590	1		T659	1
values[4]	1702	1			T564	17		T802	1		T490	20
values[5]	1182	1			T564	17		T802	2		T490	9
values[6]	917	1			T564	15		T802	4		T490	6
values[7]	712	1			T564	20		T802	1		T490	7
values[8]	614	1			T802	2		T490	8		T493	25
values[9]	641	1			T802	2		T490	19		T493	39
values[10]	552	1			T802	3		T490	17		T493	64
values[11]	508	1			T802	4		T490	3		T493	73
values[12]	362	1			T802	2		T493	53		T805	1
values[13]	283	1			T802	1		T493	20		T805	1
values[14]	314	1			T802	2		T493	9		T805	3
values[15]	288	1			T802	4		T493	12		T805	1
values[16]	227	1			T802	4		T805	1		T807	2
values[17]	203	1			T802	1		T805	2		T807	1
values[18]	176	1			T802	4		T805	4		T807	3
values[19]	197	1			T802	1		T805	2		T807	5
values[20]	191	1			T802	2		T805	4		T807	5
values[21]	193	1			T802	3		T805	1		T807	15
values[22]	161	1			T802	2		T805	1		T807	6
values[23]	137	1			T802	2		T805	2		T807	2
values[24]	121	1			T802	1		T805	2		T807	6
values[25]	124	1			T805	3		T807	13		T801	1
values[26]	142	1			T805	2		T807	10		T801	1
values[27]	190	1			T805	3		T807	4		T801	1
values[28]	187	1			T805	2		T807	6		T801	1
values[29]	246	1			T805	2		T807	32		T801	2
values[30]	246	1			T805	2		T807	35		T801	1
values[31]	191	1			T805	3		T807	36		T801	1
values[32]	147	1			T805	5		T807	33		T801	1
values[33]	140	1			T805	2		T807	41		T801	1
values[34]	108	1			T805	1		T807	26		T801	1
values[35]	80	1			T805	1		T807	21		T801	1
values[36]	97	1			T805	1		T807	9		T801	1
values[37]	113	1			T805	4		T807	4		T801	1
values[38]	92	1			T805	4		T807	3		T801	1
values[39]	86	1			T805	2		T807	9		T801	1
values[40]	89	1			T805	7		T807	10		T801	1
values[41]	77	1			T805	4		T807	1		T801	1
values[42]	74	1			T805	1		T801	1		T525	1
values[43]	70	1			T805	3		T801	1		T525	2
values[44]	65	1			T805	5		T801	1		T525	1
values[45]	65	1			T805	1		T801	1		T525	1
values[46]	77	1			T805	2		T801	1		T525	1
values[47]	59	1			T805	3		T801	1		T525	1
values[48]	67	1			T805	3		T801	1		T525	1
values[49]	65	1			T805	4		T801	1		T525	1
values[50]	62	1			T805	2		T801	1		T525	1
values[51]	64	1			T805	1		T801	1		T525	1
values[52]	71	1			T805	3		T801	1		T525	1
values[53]	69	1			T805	2		T801	1		T525	1
values[54]	60	1			T805	3		T801	1		T525	1
values[55]	74	1			T805	1		T801	1		T525	1
values[56]	58	1			T805	3		T801	1		T525	1
values[57]	71	1			T805	3		T801	1		T525	1
values[58]	67	1			T805	1		T801	1		T525	1
values[59]	67	1			T805	2		T801	1		T525	1
values[60]	64	1			T805	2		T801	1		T525	1
values[61]	66	1			T805	2		T801	1		T525	1
values[62]	59	1			T805	1		T801	1		T525	1
values[63]	76	1			T805	3		T801	1		T525	1
values[64]	81	1			T805	3		T801	1		T525	1
values[65]	73	1			T805	5		T801	1		T525	1
values[66]	74	1			T805	4		T801	1		T525	1
values[67]	59	1			T805	7		T801	1		T525	1
values[68]	64	1			T805	8		T801	1		T525	1
values[69]	68	1			T805	1		T801	1		T525	1
values[70]	78	1			T805	4		T801	1		T525	1
values[71]	68	1			T805	1		T801	1		T525	1
values[72]	82	1			T805	1		T801	1		T525	1
values[73]	68	1			T805	1		T801	1		T525	1
values[74]	68	1			T805	2		T801	1		T525	1
values[75]	58	1			T805	2		T801	1		T525	1
values[76]	66	1			T805	4		T801	1		T525	1
values[77]	68	1			T805	7		T801	1		T525	1
values[78]	82	1			T805	6		T801	1		T525	1
values[79]	74	1			T805	3		T801	1		T525	1
values[80]	78	1			T805	1		T801	1		T525	1
values[81]	69	1			T805	3		T801	1		T525	1
values[82]	97	1			T805	3		T801	1		T525	1
values[83]	91	1			T805	1		T801	1		T525	1
values[84]	80	1			T805	2		T801	1		T525	1
values[85]	81	1			T805	1		T801	1		T525	1
values[86]	102	1			T805	1		T801	1		T525	1
values[87]	94	1			T805	8		T801	1		T525	1
values[88]	95	1			T805	8		T801	1		T525	1
values[89]	77	1			T805	3		T801	1		T525	1
values[90]	99	1			T805	5		T801	1		T525	1
values[91]	103	1			T805	5		T801	1		T525	1
values[92]	112	1			T805	4		T801	1		T525	1
values[93]	90	1			T805	5		T801	1		T525	1
values[94]	111	1			T805	1		T801	1		T525	1
values[95]	107	1			T805	3		T801	1		T525	2
values[96]	114	1			T805	4		T801	1		T525	1
values[97]	96	1			T805	2		T801	1		T525	1
values[98]	96	1			T805	3		T801	1		T525	1
values[99]	90	1			T805	2		T801	1		T525	1
values[100]	86	1			T805	3		T801	1		T525	1
values[101]	105	1			T805	2		T801	1		T525	1
values[102]	98	1			T805	6		T801	1		T525	1
values[103]	99	1			T805	6		T801	1		T525	1
values[104]	97	1			T805	4		T801	1		T525	1
values[105]	86	1			T805	3		T801	1		T525	1
values[106]	108	1			T805	4		T801	1		T525	1
values[107]	115	1			T805	7		T801	1		T525	1
values[108]	107	1			T805	2		T801	1		T525	1
values[109]	105	1			T805	2		T801	1		T525	1
values[110]	96	1			T805	5		T801	1		T525	1
values[111]	90	1			T805	2		T801	1		T525	1
values[112]	98	1			T805	1		T801	1		T525	1
values[113]	116	1			T805	3		T801	1		T525	1
values[114]	115	1			T805	1		T801	1		T525	1
values[115]	104	1			T805	7		T801	2		T525	1
values[116]	121	1			T805	3		T801	1		T525	1
values[117]	134	1			T805	1		T801	2		T525	3
values[118]	104	1			T805	4		T801	1		T525	2
values[119]	114	1			T805	6		T801	5		T525	1
values[120]	107	1			T805	5		T801	2		T525	1
values[121]	119	1			T805	11		T801	2		T525	1
values[122]	128	1			T805	7		T801	2		T525	1
values[123]	171	1			T805	8		T801	2		T525	1
values[124]	241	1			T805	3		T801	1		T525	1
values[125]	476	1			T805	25		T801	2		T525	1
values[126]	807	1			T805	51		T801	13		T525	23
values[127]	2296	1			T805	31		T801	80		T525	160
values[128]	3997	1			T805	4		T801	187		T525	263