Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_main__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	159987	1			T97	10		T98	6		T102	2
values[2]	3902	1			T184	1		T309	6		T578	1
values[3]	1821	1			T575	5		T660	1		T490	60
values[4]	1437	1			T575	5		T490	49		T796	12
values[5]	1261	1			T490	24		T796	18		T593	26
values[6]	928	1			T490	39		T796	15		T593	18
values[7]	661	1			T490	17		T796	7		T593	3
values[8]	615	1			T490	11		T796	5		T493	18
values[9]	572	1			T490	1		T796	2		T493	26
values[10]	541	1			T796	4		T493	10		T805	2
values[11]	483	1			T796	14		T493	5		T805	1
values[12]	406	1			T796	26		T805	3		T807	2
values[13]	353	1			T796	12		T805	1		T807	1
values[14]	265	1			T796	10		T805	2		T807	2
values[15]	220	1			T796	3		T805	2		T807	2
values[16]	205	1			T796	2		T805	3		T807	5
values[17]	282	1			T796	8		T805	3		T807	4
values[18]	292	1			T796	3		T805	1		T807	6
values[19]	299	1			T796	1		T805	1		T807	18
values[20]	343	1			T796	2		T805	4		T807	34
values[21]	309	1			T796	2		T805	2		T807	20
values[22]	248	1			T796	2		T805	4		T807	16
values[23]	279	1			T796	8		T805	1		T807	28
values[24]	222	1			T796	3		T805	1		T807	7
values[25]	252	1			T796	5		T805	5		T807	8
values[26]	232	1			T796	15		T805	2		T807	10
values[27]	207	1			T796	8		T805	1		T807	22
values[28]	230	1			T796	20		T805	3		T807	35
values[29]	178	1			T796	17		T805	1		T807	24
values[30]	184	1			T796	15		T805	2		T807	30
values[31]	159	1			T796	1		T805	3		T807	19
values[32]	149	1			T796	3		T805	2		T807	24
values[33]	164	1			T796	3		T805	2		T807	26
values[34]	161	1			T796	5		T805	1		T807	18
values[35]	171	1			T796	4		T805	5		T807	16
values[36]	146	1			T796	4		T805	1		T807	4
values[37]	110	1			T796	4		T805	2		T807	2
values[38]	113	1			T796	5		T805	5		T801	1
values[39]	138	1			T796	5		T805	6		T801	1
values[40]	123	1			T796	12		T805	6		T801	1
values[41]	153	1			T796	19		T805	4		T801	1
values[42]	171	1			T796	19		T805	3		T801	1
values[43]	142	1			T796	37		T805	1		T801	1
values[44]	117	1			T796	35		T805	5		T801	1
values[45]	119	1			T796	43		T805	3		T801	1
values[46]	101	1			T796	36		T805	6		T801	1
values[47]	78	1			T796	21		T805	4		T801	1
values[48]	80	1			T796	11		T805	3		T801	1
values[49]	62	1			T796	9		T805	1		T801	1
values[50]	64	1			T796	14		T805	1		T801	1
values[51]	71	1			T796	19		T805	2		T801	1
values[52]	42	1			T796	3		T805	1		T801	1
values[53]	38	1			T805	3		T801	1		T486	2
values[54]	45	1			T805	3		T801	1		T486	2
values[55]	40	1			T805	2		T801	1		T486	2
values[56]	40	1			T805	1		T801	1		T486	2
values[57]	40	1			T805	2		T801	1		T486	2
values[58]	50	1			T805	3		T801	1		T486	2
values[59]	52	1			T805	3		T801	1		T486	2
values[60]	46	1			T805	2		T801	1		T486	2
values[61]	43	1			T805	3		T801	1		T486	2
values[62]	35	1			T805	2		T801	1		T486	2
values[63]	40	1			T805	4		T801	1		T486	2
values[64]	44	1			T805	5		T801	1		T486	2
values[65]	38	1			T805	2		T801	1		T486	2
values[66]	43	1			T805	6		T801	1		T486	2
values[67]	43	1			T805	3		T801	1		T486	2
values[68]	37	1			T805	2		T801	1		T486	2
values[69]	37	1			T805	1		T801	1		T486	2
values[70]	38	1			T805	1		T801	1		T486	2
values[71]	46	1			T805	4		T801	1		T486	2
values[72]	46	1			T805	1		T801	1		T486	2
values[73]	53	1			T805	2		T801	1		T486	2
values[74]	46	1			T805	1		T801	1		T486	2
values[75]	49	1			T805	3		T801	1		T486	2
values[76]	39	1			T805	1		T801	1		T486	2
values[77]	42	1			T805	2		T801	1		T486	2
values[78]	40	1			T805	2		T801	1		T486	2
values[79]	42	1			T805	2		T801	1		T486	2
values[80]	43	1			T805	1		T801	1		T486	2
values[81]	57	1			T805	4		T801	1		T486	2
values[82]	58	1			T805	3		T801	2		T486	2
values[83]	52	1			T805	2		T801	1		T486	3
values[84]	56	1			T805	1		T801	1		T486	4
values[85]	55	1			T805	1		T801	1		T486	2
values[86]	49	1			T805	3		T801	1		T486	3
values[87]	56	1			T805	3		T801	1		T486	2
values[88]	64	1			T805	2		T801	1		T486	3
values[89]	64	1			T805	2		T801	1		T486	6
values[90]	65	1			T805	2		T801	1		T486	6
values[91]	60	1			T805	4		T801	2		T486	2
values[92]	67	1			T805	9		T801	5		T486	4
values[93]	68	1			T805	1		T801	2		T486	5
values[94]	64	1			T805	2		T801	4		T486	2
values[95]	61	1			T805	3		T801	4		T486	3
values[96]	61	1			T805	2		T801	2		T486	4
values[97]	66	1			T805	1		T801	2		T486	5
values[98]	72	1			T805	8		T801	3		T486	2
values[99]	57	1			T805	4		T801	4		T486	3
values[100]	63	1			T805	5		T801	2		T486	3
values[101]	77	1			T805	7		T801	2		T486	7
values[102]	71	1			T805	9		T801	5		T486	2
values[103]	62	1			T805	3		T801	4		T486	2
values[104]	65	1			T805	5		T801	4		T486	2
values[105]	62	1			T805	3		T801	2		T486	3
values[106]	72	1			T805	3		T801	2		T486	3
values[107]	86	1			T805	4		T801	1		T486	3
values[108]	67	1			T805	4		T801	1		T486	5
values[109]	57	1			T805	3		T801	2		T486	4
values[110]	75	1			T805	2		T801	2		T486	5
values[111]	77	1			T805	4		T801	3		T486	7
values[112]	70	1			T805	3		T801	1		T486	2
values[113]	83	1			T805	4		T801	2		T486	2
values[114]	76	1			T805	9		T801	2		T486	4
values[115]	81	1			T805	5		T801	1		T486	9
values[116]	100	1			T805	4		T801	1		T486	3
values[117]	91	1			T805	7		T801	5		T486	4
values[118]	85	1			T805	4		T801	5		T486	5
values[119]	77	1			T805	4		T801	2		T486	3
values[120]	75	1			T805	3		T801	2		T486	4
values[121]	65	1			T805	3		T801	1		T486	2
values[122]	78	1			T805	7		T801	1		T486	2
values[123]	98	1			T805	6		T801	1		T486	3
values[124]	143	1			T805	26		T801	1		T486	5
values[125]	213	1			T805	33		T801	3		T486	5
values[126]	559	1			T805	51		T801	10		T486	11
values[127]	2686	1			T805	41		T801	83		T486	198
values[128]	4834	1			T805	6		T801	201		T486	391