Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rv_plic_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	194010	1			T84	2		T85	5		T91	9
values[2]	6034	1			T234	3		T454	1		T459	2
values[3]	2962	1			T563	79		T634	1		T659	3
values[4]	1996	1			T563	59		T659	1		T662	35
values[5]	1328	1			T563	50		T659	3		T662	44
values[6]	1156	1			T563	63		T659	11		T662	53
values[7]	882	1			T563	55		T659	7		T662	53
values[8]	708	1			T563	32		T659	8		T662	40
values[9]	668	1			T563	9		T659	3		T662	39
values[10]	704	1			T563	4		T659	2		T662	29
values[11]	714	1			T563	9		T659	1		T662	12
values[12]	702	1			T563	6		T659	1		T662	23
values[13]	684	1			T563	2		T659	1		T662	11
values[14]	643	1			T659	3		T662	18		T475	12
values[15]	577	1			T659	5		T662	14		T475	12
values[16]	449	1			T659	3		T662	9		T475	5
values[17]	387	1			T659	1		T662	14		T475	2
values[18]	458	1			T659	4		T662	18		T475	17
values[19]	501	1			T659	2		T662	20		T475	28
values[20]	474	1			T659	3		T662	2		T475	49
values[21]	520	1			T659	2		T475	76		T596	3
values[22]	435	1			T659	5		T475	58		T596	2
values[23]	392	1			T659	2		T475	19		T596	6
values[24]	355	1			T659	1		T475	15		T596	4
values[25]	266	1			T659	3		T475	28		T596	4
values[26]	242	1			T659	1		T475	23		T596	3
values[27]	187	1			T659	3		T475	4		T596	3
values[28]	229	1			T659	1		T475	3		T596	1
values[29]	282	1			T659	2		T475	5		T596	1
values[30]	218	1			T659	1		T475	1		T596	4
values[31]	195	1			T659	2		T596	3		T506	1
values[32]	127	1			T659	1		T596	1		T506	1
values[33]	104	1			T659	1		T596	3		T506	1
values[34]	100	1			T659	4		T596	1		T506	1
values[35]	108	1			T659	1		T596	2		T506	1
values[36]	93	1			T659	3		T596	1		T506	1
values[37]	81	1			T659	2		T596	2		T506	1
values[38]	57	1			T659	2		T596	1		T506	1
values[39]	84	1			T659	4		T596	1		T506	1
values[40]	76	1			T659	1		T596	4		T506	1
values[41]	84	1			T659	1		T596	3		T506	1
values[42]	73	1			T659	3		T596	4		T506	1
values[43]	75	1			T659	2		T596	3		T506	1
values[44]	67	1			T659	2		T596	2		T506	1
values[45]	58	1			T659	2		T596	2		T506	1
values[46]	38	1			T659	1		T596	2		T506	1
values[47]	40	1			T659	4		T596	2		T506	1
values[48]	48	1			T659	2		T596	7		T506	1
values[49]	50	1			T659	3		T596	2		T506	1
values[50]	57	1			T659	1		T596	5		T506	1
values[51]	59	1			T659	4		T596	6		T506	1
values[52]	46	1			T659	3		T596	1		T506	1
values[53]	51	1			T659	1		T596	1		T506	1
values[54]	44	1			T659	2		T596	3		T506	1
values[55]	45	1			T659	3		T596	3		T506	1
values[56]	49	1			T659	2		T596	1		T506	1
values[57]	52	1			T659	4		T596	2		T506	1
values[58]	48	1			T659	1		T596	5		T506	1
values[59]	51	1			T659	1		T596	4		T506	1
values[60]	42	1			T659	1		T596	1		T506	1
values[61]	54	1			T659	2		T596	1		T506	1
values[62]	59	1			T659	2		T596	2		T506	1
values[63]	58	1			T659	2		T596	3		T506	1
values[64]	54	1			T659	2		T596	4		T506	1
values[65]	47	1			T659	2		T596	3		T506	1
values[66]	49	1			T659	1		T596	1		T506	1
values[67]	50	1			T659	4		T596	1		T506	1
values[68]	53	1			T659	2		T596	6		T506	1
values[69]	57	1			T659	4		T596	1		T506	1
values[70]	55	1			T659	2		T596	3		T506	1
values[71]	56	1			T659	2		T596	1		T506	1
values[72]	62	1			T659	3		T596	1		T506	1
values[73]	65	1			T659	2		T596	5		T506	1
values[74]	69	1			T659	1		T596	2		T506	1
values[75]	53	1			T659	2		T596	3		T506	1
values[76]	66	1			T659	3		T596	5		T506	1
values[77]	61	1			T659	2		T596	2		T506	1
values[78]	51	1			T659	3		T596	2		T506	1
values[79]	57	1			T659	3		T596	1		T506	1
values[80]	48	1			T659	2		T596	1		T506	1
values[81]	53	1			T659	5		T596	2		T506	1
values[82]	53	1			T659	4		T596	2		T506	1
values[83]	52	1			T659	6		T596	1		T506	1
values[84]	62	1			T659	3		T596	2		T506	1
values[85]	76	1			T659	4		T596	1		T506	1
values[86]	86	1			T659	10		T596	1		T506	1
values[87]	73	1			T659	2		T596	3		T506	1
values[88]	72	1			T659	1		T596	1		T506	1
values[89]	70	1			T659	2		T596	6		T506	1
values[90]	77	1			T659	5		T596	2		T506	1
values[91]	79	1			T659	2		T596	2		T506	1
values[92]	68	1			T659	4		T596	3		T506	1
values[93]	73	1			T659	2		T596	1		T506	1
values[94]	70	1			T659	3		T596	2		T506	1
values[95]	86	1			T659	4		T596	1		T506	1
values[96]	86	1			T659	7		T596	2		T506	1
values[97]	65	1			T659	4		T596	1		T506	1
values[98]	71	1			T659	6		T596	4		T506	1
values[99]	76	1			T659	1		T596	4		T506	1
values[100]	85	1			T659	5		T596	6		T506	1
values[101]	63	1			T659	2		T596	1		T506	1
values[102]	66	1			T659	1		T596	3		T506	2
values[103]	80	1			T659	1		T596	1		T506	2
values[104]	68	1			T659	3		T596	6		T506	3
values[105]	60	1			T659	1		T596	1		T506	1
values[106]	65	1			T659	2		T596	4		T506	1
values[107]	82	1			T659	7		T596	9		T506	1
values[108]	67	1			T659	3		T596	3		T506	2
values[109]	80	1			T659	2		T596	5		T506	1
values[110]	85	1			T659	4		T596	6		T506	1
values[111]	72	1			T659	1		T596	2		T506	1
values[112]	73	1			T659	2		T596	4		T506	3
values[113]	84	1			T659	7		T596	4		T506	6
values[114]	88	1			T659	5		T596	10		T506	1
values[115]	71	1			T659	5		T596	3		T506	3
values[116]	70	1			T659	3		T596	2		T506	3
values[117]	77	1			T659	3		T596	3		T506	1
values[118]	82	1			T659	2		T596	12		T506	1
values[119]	84	1			T659	7		T596	4		T506	1
values[120]	97	1			T659	6		T596	11		T506	4
values[121]	87	1			T659	7		T596	4		T506	1
values[122]	95	1			T659	9		T596	6		T506	1
values[123]	130	1			T659	13		T596	17		T506	2
values[124]	223	1			T659	19		T596	20		T506	1
values[125]	360	1			T659	9		T596	42		T506	1
values[126]	649	1			T659	9		T596	66		T506	17
values[127]	1728	1			T659	16		T596	60		T506	141
values[128]	2747	1			T659	8		T596	2		T506	261