Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_ret_aon__ram_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	142252	1			T84	3		T85	10		T91	4
values[2]	11077	1			T89	1		T155	1		T234	3
values[3]	4496	1			T557	1		T658	7		T643	1
values[4]	2842	1			T658	11		T474	34		T662	23
values[5]	1816	1			T658	3		T474	15		T662	7
values[6]	1193	1			T658	2		T474	6		T663	11
values[7]	784	1			T658	10		T474	7		T663	9
values[8]	549	1			T658	16		T474	5		T663	4
values[9]	470	1			T658	3		T663	4		T616	31
values[10]	447	1			T658	3		T663	6		T616	22
values[11]	433	1			T658	15		T663	5		T616	7
values[12]	361	1			T658	5		T663	10		T822	8
values[13]	339	1			T658	5		T663	8		T822	10
values[14]	305	1			T658	6		T663	10		T822	6
values[15]	283	1			T658	7		T663	8		T822	4
values[16]	318	1			T658	9		T663	13		T822	3
values[17]	372	1			T658	5		T663	4		T822	26
values[18]	324	1			T658	6		T663	6		T822	3
values[19]	251	1			T658	5		T663	4		T822	8
values[20]	246	1			T663	4		T822	7		T596	1
values[21]	284	1			T663	3		T822	8		T596	2
values[22]	280	1			T663	9		T822	7		T596	5
values[23]	274	1			T663	9		T822	6		T596	1
values[24]	259	1			T663	12		T822	6		T596	1
values[25]	276	1			T663	13		T822	6		T596	2
values[26]	290	1			T663	10		T822	3		T596	3
values[27]	263	1			T663	12		T822	6		T596	3
values[28]	282	1			T663	4		T822	5		T596	1
values[29]	240	1			T663	5		T822	2		T596	2
values[30]	310	1			T663	6		T822	31		T596	2
values[31]	290	1			T663	12		T822	19		T596	1
values[32]	273	1			T663	7		T822	5		T596	2
values[33]	295	1			T663	6		T822	4		T596	1
values[34]	265	1			T663	2		T822	7		T596	4
values[35]	257	1			T663	6		T822	3		T596	5
values[36]	267	1			T663	6		T822	4		T596	4
values[37]	273	1			T663	2		T822	12		T596	1
values[38]	292	1			T663	8		T822	7		T596	2
values[39]	306	1			T663	4		T822	6		T596	5
values[40]	299	1			T663	4		T822	11		T596	10
values[41]	247	1			T663	2		T822	8		T596	3
values[42]	279	1			T663	14		T822	3		T596	3
values[43]	305	1			T663	7		T822	8		T596	2
values[44]	276	1			T663	12		T822	6		T596	5
values[45]	304	1			T663	18		T822	5		T596	6
values[46]	328	1			T663	6		T822	17		T596	3
values[47]	239	1			T663	6		T822	3		T596	3
values[48]	242	1			T663	11		T822	3		T596	4
values[49]	244	1			T663	9		T822	10		T596	1
values[50]	247	1			T663	11		T822	5		T596	3
values[51]	245	1			T663	15		T822	4		T596	3
values[52]	234	1			T663	10		T822	8		T596	3
values[53]	226	1			T663	1		T822	10		T596	1
values[54]	247	1			T822	5		T596	1		T673	12
values[55]	223	1			T822	4		T596	1		T673	6
values[56]	197	1			T822	5		T596	2		T673	7
values[57]	243	1			T822	12		T596	4		T673	9
values[58]	234	1			T822	5		T596	3		T673	11
values[59]	217	1			T822	6		T596	1		T673	5
values[60]	211	1			T822	4		T596	2		T673	5
values[61]	202	1			T822	7		T596	2		T673	10
values[62]	227	1			T822	7		T596	6		T673	6
values[63]	202	1			T822	7		T596	2		T673	4
values[64]	235	1			T822	6		T596	1		T673	6
values[65]	211	1			T822	15		T596	2		T673	17
values[66]	249	1			T596	1		T673	13		T472	10
values[67]	189	1			T596	1		T673	7		T472	9
values[68]	219	1			T596	4		T673	6		T472	13
values[69]	222	1			T596	3		T673	6		T472	9
values[70]	166	1			T596	1		T673	9		T472	11
values[71]	185	1			T596	7		T673	6		T472	6
values[72]	207	1			T596	6		T673	8		T472	4
values[73]	138	1			T596	2		T673	5		T472	5
values[74]	120	1			T596	2		T673	1		T859	6
values[75]	150	1			T596	2		T859	10		T874	7
values[76]	125	1			T596	2		T859	8		T874	6
values[77]	125	1			T596	1		T859	6		T874	12
values[78]	107	1			T596	2		T859	16		T874	11
values[79]	124	1			T596	1		T859	12		T874	4
values[80]	99	1			T596	3		T859	16		T874	4
values[81]	93	1			T596	3		T859	10		T874	4
values[82]	81	1			T596	1		T859	7		T874	4
values[83]	95	1			T596	5		T859	9		T874	2
values[84]	77	1			T596	3		T859	7		T874	2
values[85]	84	1			T596	2		T859	4		T874	3
values[86]	84	1			T596	2		T859	8		T874	5
values[87]	75	1			T596	4		T859	1		T874	6
values[88]	83	1			T596	5		T859	6		T874	2
values[89]	73	1			T596	6		T859	2		T874	2
values[90]	86	1			T596	3		T859	5		T874	3
values[91]	96	1			T596	7		T859	3		T874	4
values[92]	92	1			T596	4		T859	1		T874	8
values[93]	82	1			T596	5		T859	3		T874	3
values[94]	59	1			T596	4		T859	4		T874	5
values[95]	52	1			T596	1		T859	4		T874	1
values[96]	56	1			T596	1		T859	3		T874	4
values[97]	54	1			T596	13		T859	1		T874	3
values[98]	80	1			T596	13		T859	3		T874	10
values[99]	81	1			T596	13		T859	1		T874	15
values[100]	75	1			T596	10		T859	3		T874	12
values[101]	65	1			T596	5		T859	2		T874	12
values[102]	52	1			T596	8		T859	2		T874	7
values[103]	45	1			T596	2		T859	1		T874	6
values[104]	41	1			T596	2		T859	4		T874	3
values[105]	60	1			T596	11		T859	6		T874	2
values[106]	68	1			T596	10		T859	2		T874	10
values[107]	47	1			T596	3		T859	2		T874	11
values[108]	54	1			T596	6		T859	1		T874	15
values[109]	56	1			T596	9		T859	3		T874	6
values[110]	57	1			T596	5		T859	2		T874	4
values[111]	56	1			T596	5		T859	1		T874	5
values[112]	63	1			T596	6		T859	2		T874	3
values[113]	41	1			T596	1		T859	1		T874	1
values[114]	43	1			T596	5		T859	9		T875	4
values[115]	45	1			T596	7		T859	5		T875	3
values[116]	31	1			T596	4		T859	6		T875	1
values[117]	37	1			T596	5		T859	2		T875	1
values[118]	32	1			T596	7		T859	2		T876	6
values[119]	38	1			T596	5		T859	1		T876	2
values[120]	40	1			T596	3		T859	2		T876	3
values[121]	32	1			T596	2		T859	5		T876	5
values[122]	37	1			T596	3		T859	9		T876	2
values[123]	35	1			T596	7		T859	4		T876	1
values[124]	40	1			T596	4		T859	4		T876	2
values[125]	39	1			T596	3		T859	2		T876	2
values[126]	97	1			T596	10		T859	13		T876	1
values[127]	404	1			T596	16		T859	23		T876	35
values[128]	2610	1			T596	3		T859	14		T876	295