Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__core_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	166782	1			T84	2		T85	1		T91	3
values[2]	5567	1			T234	1		T569	112		T459	1
values[3]	2804	1			T569	78		T659	92		T475	19
values[4]	2135	1			T569	88		T659	38		T475	16
values[5]	1520	1			T569	53		T659	33		T475	11
values[6]	1219	1			T569	31		T659	12		T585	4
values[7]	1137	1			T569	19		T585	5		T484	36
values[8]	964	1			T569	4		T585	1		T484	21
values[9]	882	1			T484	20		T596	1		T836	38
values[10]	915	1			T484	14		T596	2		T836	69
values[11]	821	1			T484	9		T596	3		T836	64
values[12]	569	1			T484	4		T596	1		T836	35
values[13]	518	1			T484	4		T596	1		T836	17
values[14]	535	1			T484	6		T596	1		T836	5
values[15]	412	1			T484	5		T596	4		T841	1
values[16]	408	1			T484	20		T596	3		T841	1
values[17]	430	1			T484	20		T596	3		T841	1
values[18]	362	1			T484	26		T596	3		T841	1
values[19]	316	1			T484	43		T596	2		T841	1
values[20]	290	1			T484	35		T596	1		T841	1
values[21]	231	1			T484	19		T596	6		T841	1
values[22]	181	1			T484	13		T596	3		T841	1
values[23]	161	1			T484	8		T596	3		T841	1
values[24]	146	1			T484	13		T596	1		T841	1
values[25]	99	1			T484	8		T596	3		T841	1
values[26]	84	1			T484	14		T596	6		T841	1
values[27]	90	1			T484	19		T596	3		T841	1
values[28]	84	1			T484	19		T596	1		T841	1
values[29]	71	1			T484	4		T596	4		T841	1
values[30]	47	1			T484	5		T596	1		T841	1
values[31]	54	1			T484	8		T596	1		T841	1
values[32]	71	1			T484	9		T596	6		T841	1
values[33]	60	1			T596	3		T841	1		T838	1
values[34]	78	1			T596	1		T841	1		T838	1
values[35]	63	1			T596	1		T841	1		T838	1
values[36]	37	1			T596	2		T841	1		T838	1
values[37]	35	1			T596	2		T841	1		T838	1
values[38]	39	1			T596	1		T841	1		T838	1
values[39]	42	1			T596	4		T841	1		T838	1
values[40]	33	1			T596	1		T841	1		T838	1
values[41]	30	1			T596	4		T841	1		T838	1
values[42]	30	1			T596	4		T841	1		T838	1
values[43]	36	1			T596	5		T841	1		T838	1
values[44]	33	1			T596	3		T841	1		T838	1
values[45]	38	1			T596	2		T841	1		T838	1
values[46]	44	1			T596	1		T841	1		T838	1
values[47]	38	1			T596	1		T841	1		T838	1
values[48]	34	1			T596	1		T841	1		T838	1
values[49]	33	1			T596	6		T841	1		T838	1
values[50]	40	1			T596	2		T841	1		T838	1
values[51]	38	1			T596	3		T841	1		T838	1
values[52]	41	1			T596	1		T841	1		T838	1
values[53]	36	1			T596	2		T841	1		T838	1
values[54]	33	1			T596	3		T841	1		T838	1
values[55]	30	1			T596	3		T841	1		T838	1
values[56]	37	1			T596	1		T841	1		T838	1
values[57]	39	1			T596	4		T841	1		T838	1
values[58]	31	1			T596	1		T841	1		T838	1
values[59]	34	1			T596	3		T841	1		T838	1
values[60]	32	1			T596	1		T841	1		T838	1
values[61]	30	1			T596	6		T841	1		T838	1
values[62]	35	1			T596	2		T841	1		T838	1
values[63]	32	1			T596	1		T841	1		T838	1
values[64]	34	1			T596	2		T841	1		T838	1
values[65]	32	1			T596	3		T841	1		T838	1
values[66]	39	1			T596	3		T841	1		T838	1
values[67]	33	1			T596	1		T841	1		T838	1
values[68]	45	1			T596	4		T841	1		T838	1
values[69]	37	1			T596	3		T841	1		T838	1
values[70]	35	1			T596	1		T841	1		T838	1
values[71]	42	1			T596	3		T841	1		T838	1
values[72]	38	1			T596	4		T841	1		T838	1
values[73]	38	1			T596	1		T841	1		T838	1
values[74]	44	1			T596	2		T841	1		T838	1
values[75]	48	1			T596	2		T841	1		T838	1
values[76]	36	1			T596	3		T841	1		T838	1
values[77]	36	1			T596	2		T841	1		T838	1
values[78]	37	1			T596	1		T841	1		T838	1
values[79]	47	1			T596	1		T841	1		T838	1
values[80]	37	1			T596	2		T841	1		T838	1
values[81]	42	1			T596	5		T841	1		T838	1
values[82]	40	1			T596	4		T841	1		T838	1
values[83]	43	1			T596	4		T841	1		T838	1
values[84]	39	1			T596	1		T841	1		T838	1
values[85]	39	1			T596	3		T841	1		T838	1
values[86]	47	1			T596	1		T841	1		T838	2
values[87]	39	1			T596	3		T841	1		T838	1
values[88]	38	1			T596	2		T841	1		T838	1
values[89]	44	1			T596	2		T841	1		T838	1
values[90]	42	1			T596	1		T841	1		T838	1
values[91]	40	1			T596	2		T841	1		T838	1
values[92]	54	1			T596	4		T841	1		T838	1
values[93]	46	1			T596	2		T841	1		T838	1
values[94]	36	1			T596	1		T841	1		T838	1
values[95]	46	1			T596	6		T841	1		T838	1
values[96]	46	1			T596	3		T841	1		T838	1
values[97]	48	1			T596	4		T841	1		T838	1
values[98]	31	1			T596	1		T841	1		T838	1
values[99]	44	1			T596	1		T841	1		T838	1
values[100]	44	1			T596	5		T841	1		T838	1
values[101]	46	1			T596	3		T841	1		T838	2
values[102]	43	1			T596	2		T841	1		T838	1
values[103]	39	1			T596	3		T841	1		T838	1
values[104]	52	1			T596	3		T841	1		T838	1
values[105]	58	1			T596	1		T841	1		T838	1
values[106]	61	1			T596	3		T841	1		T838	1
values[107]	54	1			T596	2		T841	1		T838	1
values[108]	49	1			T596	3		T841	1		T838	1
values[109]	68	1			T596	1		T841	1		T838	1
values[110]	56	1			T596	1		T841	1		T838	1
values[111]	57	1			T596	2		T841	1		T838	1
values[112]	65	1			T596	15		T841	1		T838	1
values[113]	70	1			T596	11		T841	1		T838	1
values[114]	76	1			T596	11		T841	1		T838	1
values[115]	88	1			T596	8		T841	1		T838	1
values[116]	66	1			T596	6		T841	1		T838	1
values[117]	54	1			T596	6		T841	2		T838	1
values[118]	75	1			T596	1		T841	1		T838	1
values[119]	74	1			T596	4		T841	1		T838	2
values[120]	62	1			T596	2		T841	1		T838	2
values[121]	78	1			T596	5		T841	3		T838	2
values[122]	63	1			T596	2		T841	3		T838	5
values[123]	89	1			T596	8		T841	1		T838	1
values[124]	180	1			T596	6		T841	1		T838	1
values[125]	377	1			T596	26		T841	1		T838	1
values[126]	720	1			T596	62		T841	21		T838	24
values[127]	1715	1			T596	50		T841	144		T838	146
values[128]	2686	1			T596	4		T841	290		T838	234