Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.usbdev_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	176355	1			T1	8		T2	11		T3	10
values[2]	10161	1			T7	1		T14	8		T25	1
values[3]	3315	1			T22	2		T73	67		T106	1
values[4]	1588	1			T73	19		T77	52		T232	20
values[5]	1096	1			T73	18		T77	56		T232	17
values[6]	862	1			T73	13		T77	44		T232	22
values[7]	855	1			T73	2		T77	29		T232	25
values[8]	725	1			T77	33		T232	10		T256	1
values[9]	609	1			T77	31		T232	11		T256	1
values[10]	540	1			T77	28		T232	28		T256	1
values[11]	505	1			T77	21		T232	22		T256	1
values[12]	505	1			T77	7		T232	14		T256	1
values[13]	439	1			T232	21		T256	1		T84	2
values[14]	390	1			T232	35		T256	1		T84	9
values[15]	335	1			T232	7		T256	1		T84	1
values[16]	341	1			T232	15		T256	1		T84	4
values[17]	391	1			T232	28		T256	1		T84	2
values[18]	389	1			T232	14		T256	1		T84	1
values[19]	345	1			T232	12		T256	1		T84	2
values[20]	302	1			T232	11		T256	1		T84	1
values[21]	373	1			T232	28		T256	1		T84	4
values[22]	300	1			T232	11		T256	1		T84	4
values[23]	293	1			T232	20		T256	1		T84	1
values[24]	293	1			T232	26		T256	1		T84	5
values[25]	272	1			T232	27		T256	1		T84	9
values[26]	236	1			T232	9		T256	1		T84	4
values[27]	259	1			T232	15		T256	1		T84	4
values[28]	279	1			T232	10		T256	1		T84	4
values[29]	253	1			T232	4		T256	1		T84	3
values[30]	256	1			T232	7		T256	1		T84	2
values[31]	239	1			T232	18		T256	1		T84	2
values[32]	244	1			T232	13		T256	1		T84	2
values[33]	205	1			T232	11		T256	1		T84	5
values[34]	176	1			T232	6		T256	1		T84	7
values[35]	169	1			T232	4		T256	1		T84	2
values[36]	208	1			T232	9		T256	1		T84	2
values[37]	269	1			T232	8		T256	1		T84	2
values[38]	257	1			T232	16		T256	1		T84	1
values[39]	276	1			T232	12		T256	1		T84	1
values[40]	232	1			T232	8		T256	1		T84	2
values[41]	231	1			T232	10		T256	1		T84	1
values[42]	192	1			T232	12		T256	1		T84	1
values[43]	195	1			T232	29		T256	1		T84	2
values[44]	163	1			T256	1		T84	3		T257	4
values[45]	206	1			T256	1		T84	1		T257	5
values[46]	198	1			T256	1		T84	7		T257	5
values[47]	200	1			T256	1		T84	15		T257	13
values[48]	232	1			T256	2		T84	13		T257	9
values[49]	165	1			T256	1		T84	6		T257	6
values[50]	183	1			T256	1		T84	3		T257	7
values[51]	196	1			T256	1		T84	7		T257	15
values[52]	189	1			T256	1		T84	3		T257	17
values[53]	218	1			T256	1		T84	2		T257	19
values[54]	206	1			T256	1		T84	7		T257	23
values[55]	122	1			T256	1		T84	2		T257	5
values[56]	107	1			T256	1		T84	2		T257	1
values[57]	115	1			T256	1		T84	4		T257	8
values[58]	123	1			T256	1		T84	1		T85	16
values[59]	106	1			T256	1		T84	3		T85	7
values[60]	85	1			T256	1		T84	2		T85	2
values[61]	99	1			T256	1		T84	2		T85	3
values[62]	106	1			T256	1		T84	5		T85	3
values[63]	150	1			T256	1		T84	2		T85	3
values[64]	177	1			T256	1		T84	5		T85	5
values[65]	87	1			T256	1		T84	2		T85	4
values[66]	102	1			T256	1		T84	2		T85	3
values[67]	105	1			T256	1		T84	3		T85	2
values[68]	106	1			T256	1		T84	5		T85	6
values[69]	114	1			T256	1		T84	3		T85	2
values[70]	136	1			T256	1		T84	2		T85	2
values[71]	140	1			T256	1		T84	4		T85	3
values[72]	113	1			T256	1		T84	2		T85	8
values[73]	111	1			T256	1		T84	6		T85	14
values[74]	87	1			T256	1		T84	5		T85	10
values[75]	84	1			T256	1		T84	8		T85	7
values[76]	93	1			T256	1		T84	4		T85	14
values[77]	85	1			T256	1		T84	2		T85	16
values[78]	93	1			T256	1		T84	1		T85	11
values[79]	86	1			T256	1		T84	1		T85	3
values[80]	73	1			T256	1		T84	4		T85	1
values[81]	75	1			T256	1		T84	1		T306	4
values[82]	75	1			T256	3		T84	1		T306	8
values[83]	90	1			T256	1		T84	7		T306	5
values[84]	72	1			T256	1		T84	7		T306	5
values[85]	89	1			T256	1		T84	3		T306	5
values[86]	82	1			T256	1		T84	5		T306	12
values[87]	97	1			T256	1		T84	14		T306	11
values[88]	85	1			T256	1		T84	9		T306	2
values[89]	93	1			T256	2		T84	19		T309	1
values[90]	85	1			T256	5		T84	17		T309	1
values[91]	88	1			T256	3		T84	3		T309	1
values[92]	85	1			T256	5		T84	6		T309	1
values[93]	79	1			T256	6		T84	5		T309	1
values[94]	74	1			T256	7		T84	4		T309	1
values[95]	72	1			T256	4		T84	3		T309	1
values[96]	90	1			T256	3		T84	5		T309	1
values[97]	112	1			T256	3		T84	5		T309	1
values[98]	109	1			T256	3		T84	3		T309	3
values[99]	66	1			T256	1		T84	3		T309	5
values[100]	73	1			T256	2		T84	2		T309	3
values[101]	69	1			T256	3		T84	2		T309	3
values[102]	65	1			T256	4		T84	2		T309	1
values[103]	82	1			T256	4		T84	8		T309	3
values[104]	96	1			T256	1		T84	7		T309	5
values[105]	65	1			T256	1		T84	2		T309	1
values[106]	70	1			T256	2		T84	6		T309	1
values[107]	87	1			T256	2		T84	7		T309	4
values[108]	74	1			T256	2		T84	1		T309	1
values[109]	59	1			T256	2		T84	2		T309	2
values[110]	68	1			T256	6		T84	6		T309	1
values[111]	81	1			T256	3		T84	4		T309	2
values[112]	84	1			T256	5		T84	7		T309	2
values[113]	81	1			T256	4		T84	5		T309	2
values[114]	64	1			T256	1		T309	1		T105	3
values[115]	94	1			T256	3		T309	2		T105	13
values[116]	82	1			T256	3		T309	3		T105	10
values[117]	65	1			T256	1		T309	1		T105	6
values[118]	58	1			T256	1		T309	1		T208	1
values[119]	57	1			T256	1		T309	1		T208	3
values[120]	76	1			T256	2		T309	1		T208	1
values[121]	66	1			T256	6		T309	2		T208	2
values[122]	63	1			T256	7		T309	1		T208	3
values[123]	62	1			T256	4		T309	3		T208	2
values[124]	62	1			T256	1		T309	1		T208	4
values[125]	60	1			T256	2		T309	2		T208	2
values[126]	543	1			T256	85		T309	10		T208	58
values[127]	2896	1			T256	169		T309	59		T208	185
values[128]	6112	1			T256	85		T309	292		T208	148