Unified Coverage Report :: Design Hierarchy

NAME	SCORE	LINE	COND	TOGGLE	FSM	BRANCH	ASSERT

tb	97.73	95.40	97.17	100.00	97.06	98.27	98.48
dut	97.73	95.40	97.17	100.00	97.06	98.27	98.48
gen_alert_tx[0].u_prim_alert_sender	100.00			100.00
hmac_csr_assert	100.00						100.00
intr_hw_fifo_empty	100.00	100.00	100.00			100.00	100.00
intr_hw_hmac_done	100.00	100.00	100.00			100.00	100.00
intr_hw_hmac_err	100.00	100.00	100.00			100.00	100.00
tlul_assert_device	100.00	100.00				100.00	100.00
u_hmac	98.46	100.00	96.15		100.00	97.70
u_msg_fifo	100.00	100.00	100.00			100.00	100.00
gen_normal_fifo.u_fifo_cnt	100.00	100.00	100.00			100.00
u_packer	97.51	100.00	93.75			96.30	100.00
u_prim_sha2_512	96.72	98.60	96.71		95.00	96.59
gen_multimode_logic.u_prim_sha2_multimode	96.32	98.13	96.42		95.00	95.74
u_pad	93.70	96.12	94.93		90.91	92.86
u_reg	98.15	93.17	97.59	100.00		100.00	100.00
u_alert_test	100.00	100.00
u_cfg_digest_size	100.00	100.00
u_cfg_digest_swap	100.00	100.00
u_cfg_endian_swap	100.00	100.00
u_cfg_hmac_en	100.00	100.00
u_cfg_key_length	100.00	100.00
u_cfg_key_swap	100.00	100.00
u_cfg_sha_en	100.00	100.00
u_chk	100.00	100.00		100.00			100.00
u_chk	100.00			100.00
u_tlul_data_integ_dec	100.00	100.00		100.00
u_data_chk	100.00			100.00
u_cmd_hash_continue	100.00	100.00
u_cmd_hash_process	100.00	100.00
u_cmd_hash_start	100.00	100.00
u_cmd_hash_stop	100.00	100.00
u_digest_0	100.00	100.00
u_digest_1	100.00	100.00
u_digest_10	100.00	100.00
u_digest_11	100.00	100.00
u_digest_12	100.00	100.00
u_digest_13	100.00	100.00
u_digest_14	100.00	100.00
u_digest_15	100.00	100.00
u_digest_2	100.00	100.00
u_digest_3	100.00	100.00
u_digest_4	100.00	100.00
u_digest_5	100.00	100.00
u_digest_6	100.00	100.00
u_digest_7	100.00	100.00
u_digest_8	100.00	100.00
u_digest_9	100.00	100.00
u_err_code	100.00	100.00	100.00			100.00
wr_en_data_arb	100.00	100.00
u_intr_enable_fifo_empty	100.00	100.00	100.00			100.00
wr_en_data_arb	100.00	100.00	100.00			100.00
u_intr_enable_hmac_done	100.00	100.00	100.00			100.00
wr_en_data_arb	100.00	100.00	100.00			100.00
u_intr_enable_hmac_err	100.00	100.00	100.00			100.00
wr_en_data_arb	100.00	100.00	100.00			100.00
u_intr_state_fifo_empty	92.59	77.78	100.00			100.00
wr_en_data_arb	50.00	50.00
u_intr_state_hmac_done	100.00	100.00	100.00			100.00
wr_en_data_arb	100.00	100.00	100.00
u_intr_state_hmac_err	100.00	100.00	100.00			100.00
wr_en_data_arb	100.00	100.00	100.00
u_intr_test_fifo_empty	100.00	100.00
u_intr_test_hmac_done	100.00	100.00
u_intr_test_hmac_err	100.00	100.00
u_key_0	50.00	50.00
u_key_1	50.00	50.00
u_key_10	50.00	50.00
u_key_11	50.00	50.00
u_key_12	50.00	50.00
u_key_13	50.00	50.00
u_key_14	50.00	50.00
u_key_15	50.00	50.00
u_key_16	50.00	50.00
u_key_17	50.00	50.00
u_key_18	50.00	50.00
u_key_19	50.00	50.00
u_key_2	50.00	50.00
u_key_20	50.00	50.00
u_key_21	50.00	50.00
u_key_22	50.00	50.00
u_key_23	50.00	50.00
u_key_24	50.00	50.00
u_key_25	50.00	50.00
u_key_26	50.00	50.00
u_key_27	50.00	50.00
u_key_28	50.00	50.00
u_key_29	50.00	50.00
u_key_3	50.00	50.00
u_key_30	50.00	50.00
u_key_31	50.00	50.00
u_key_4	50.00	50.00
u_key_5	50.00	50.00
u_key_6	50.00	50.00
u_key_7	50.00	50.00
u_key_8	50.00	50.00
u_key_9	50.00	50.00
u_msg_length_lower	100.00	100.00
u_msg_length_upper	100.00	100.00
u_prim_reg_we_check	100.00	100.00		100.00
u_prim_buf	100.00	100.00
gen_generic.u_impl_generic	100.00	100.00
u_prim_onehot_check	100.00			100.00
u_reg_if	98.97	97.14	98.75			100.00	100.00
u_err	100.00	100.00	100.00			100.00	100.00
u_rsp_intg_gen	83.33	66.67					100.00
u_rsp_intg_gen	100.00	100.00					100.00
gen_data_intg.u_tlul_data_integ_enc	100.00	100.00
u_data_gen	100.00	100.00
gen_rsp_intg.u_rsp_gen	100.00	100.00
u_socket	99.69	98.75	100.00			100.00	100.00
fifo_h	100.00	100.00	100.00			100.00	100.00
reqfifo	100.00	100.00					100.00
rspfifo	100.00	100.00					100.00
gen_dfifo[0].fifo_d	100.00	100.00	100.00			100.00	100.00
reqfifo	100.00	100.00					100.00
rspfifo	100.00	100.00					100.00
gen_dfifo[1].fifo_d	100.00	100.00	100.00			100.00	100.00
reqfifo	100.00	100.00					100.00
rspfifo	100.00	100.00					100.00
u_status_fifo_depth	100.00	100.00
u_status_fifo_empty	100.00	100.00
u_status_fifo_full	100.00	100.00
u_status_hmac_idle	100.00	100.00
u_wipe_secret	100.00	100.00
u_tlul_adapter	92.44	90.04	100.00			98.48	81.25
u_err	100.00	100.00	100.00			100.00	100.00
u_reqfifo	100.00	100.00	100.00			100.00	100.00
gen_normal_fifo.u_fifo_cnt	100.00	100.00	100.00			100.00
u_rsp_gen	91.67	83.33					100.00
u_rspfifo	87.20	97.14	100.00			91.67	60.00
gen_normal_fifo.u_fifo_cnt	100.00	100.00	100.00			100.00
u_sram_byte	100.00	100.00					100.00
u_sramreqfifo	88.57	94.29	100.00			100.00	60.00
gen_normal_fifo.u_fifo_cnt	100.00	100.00	100.00			100.00
u_tlul_data_integ_enc_data	0.00	0.00
u_data_gen	0.00	0.00
u_tlul_data_integ_enc_instr	0.00	0.00
u_data_gen	0.00	0.00