Total Module Definition Coverage Summary 

SCORE	LINE	COND	TOGGLE	FSM	BRANCH	ASSERT
96.74	99.51	97.71	99.96	87.50	98.07	97.71

Total modules in report: 51

---

NAME	SCORE	LINE	COND	TOGGLE	FSM	BRANCH	ASSERT
prim_packer_fifo	73.33	100.00	93.33			100.00	0.00
keymgr_data_en_state	83.78	96.67	33.33		100.00	88.89	100.00
keymgr_kmac_if	87.66	100.00	90.91		54.55	92.86	100.00
tlul_rsp_intg_gen	91.67	83.33					100.00
tlul_rsp_intg_gen	100.00						100.00
tlul_rsp_intg_gen ( parameter EnableRspIntgGen=0,EnableDataIntgGen=0 )	66.67	66.67
tlul_rsp_intg_gen ( parameter EnableRspIntgGen=1,EnableDataIntgGen=1 )	100.00	100.00
keymgr_err	94.81	100.00	84.44			100.00
keymgr_sideload_key	95.83	100.00	87.50			100.00
keymgr_sideload_key	100.00	100.00				100.00
keymgr_sideload_key ( parameter Width=256,EntropyCopies=8 )	87.50		87.50
keymgr_sideload_key ( parameter Width=384,EntropyCopies=12 )	87.50		87.50
prim_sync_reqack	95.83	100.00	83.33			100.00	100.00
keymgr_ctrl	96.62	100.00	98.52		94.74	98.91	90.91
keymgr_reseed_ctrl	97.22	100.00	91.67			100.00
keymgr	98.03	95.83	98.44	99.98		95.92	100.00
prim_edn_req	98.08	100.00	92.31			100.00	100.00
tlul_adapter_reg	98.98	100.00	95.92			100.00	100.00
prim_subreg_shadow	99.04	100.00	96.15			100.00	100.00
tlul_assert	99.30	100.00				100.00	97.90
prim_secded_inv_72_64_dec	99.32			99.32
keymgr_reg_top	99.84	100.00	99.35			100.00	100.00
prim_lc_sync	100.00	100.00					100.00
tlul_data_integ_dec	100.00	100.00
prim_count	100.00			100.00
prim_count ( parameter Width=16,ResetValue=0,EnableAlertTriggerSVA=1,NumCnt=2 )	100.00			100.00
prim_count ( parameter Width=3,ResetValue=0,EnableAlertTriggerSVA=1,NumCnt=2 )	100.00			100.00
prim_count ( parameter Width=5,ResetValue=31,EnableAlertTriggerSVA=1,NumCnt=2 )	100.00			100.00
prim_sparse_fsm_flop	100.00	100.00					100.00
tlul_cmd_intg_chk	100.00	100.00					100.00
prim_alert_sender	100.00			100.00
prim_mubi4_sender	100.00	100.00					100.00
keymgr_sideload_key_ctrl	100.00	100.00	100.00		100.00	100.00	100.00
prim_msb_extend	100.00	100.00					100.00
prim_msb_extend	100.00						100.00
prim_msb_extend ( parameter InWidth=128,OutWidth=256,WidthDiff=128 )	100.00	100.00
prim_msb_extend ( parameter InWidth=256,OutWidth=256,WidthDiff=0 )	100.00	100.00
prim_onehot_check	100.00			100.00
prim_subreg	100.00	100.00	100.00			100.00
prim_subreg	100.00	100.00				100.00
prim_subreg ( parameter DW=1,SwAccess=3,RESVAL=0 + DW=1,SwAccess=0,RESVAL + DW=1,SwAccess=5,RESVAL + DW=1,SwAccess=1,RESVAL=0 )	100.00		100.00
prim_subreg ( parameter DW=16,SwAccess=0,RESVAL )	100.00		100.00
prim_subreg ( parameter DW=2,SwAccess=0,RESVAL + DW=2,SwAccess=3,RESVAL=0 )	100.00		100.00
prim_subreg ( parameter DW=3,SwAccess=0,RESVAL + DW=3,SwAccess=1,RESVAL=0 )	100.00		100.00
prim_subreg ( parameter DW=32,SwAccess=0,RESVAL + DW=32,SwAccess=6,RESVAL=0 )	100.00		100.00
prim_secded_inv_39_32_dec	100.00			100.00
prim_generic_buf	100.00	100.00
prim_intr_hw	100.00	100.00	100.00			100.00	100.00
prim_subreg_arb	100.00	100.00	100.00			100.00
prim_subreg_arb	100.00					100.00
prim_subreg_arb ( parameter DW=1,SwAccess=0 )	100.00		100.00
prim_subreg_arb ( parameter DW=1,SwAccess=0 + DW=3,SwAccess=0 + DW=2,SwAccess=0 + DW=16,SwAccess=0 + DW=32,SwAccess=0 )	100.00	100.00
prim_subreg_arb ( parameter DW=1,SwAccess=3 )	100.00		100.00
prim_subreg_arb ( parameter DW=1,SwAccess=3 + DW=2,SwAccess=3 )	100.00	100.00
prim_subreg_arb ( parameter DW=1,SwAccess=5 )	100.00	100.00	100.00
prim_subreg_arb ( parameter DW=16,SwAccess=0 )	100.00		100.00
prim_subreg_arb ( parameter DW=2,SwAccess=0 )	100.00		100.00
prim_subreg_arb ( parameter DW=3,SwAccess=0 )	100.00		100.00
prim_subreg_arb ( parameter DW=3,SwAccess=1 + DW=1,SwAccess=1 )	100.00	100.00
prim_subreg_arb ( parameter DW=32,SwAccess=0 )	100.00		100.00
prim_subreg_arb ( parameter DW=32,SwAccess=6 )	100.00	100.00	100.00
keymgr_op_state_ctrl	100.00	100.00	100.00		100.00	100.00	100.00
keymgr_csr_assert_fpv	100.00						100.00
prim_subreg_ext	100.00	100.00
keymgr_input_checks	100.00	100.00
prim_secded_inv_39_32_enc	100.00	100.00
tlul_err	100.00	100.00	100.00			100.00	100.00
prim_lfsr	100.00			100.00
prim_secded_inv_64_57_enc	100.00	100.00
prim_secded_inv_64_57_dec	100.00			100.00
prim_sync_reqack_data	100.00	100.00					100.00
prim_generic_flop	100.00	100.00				100.00
keymgr_cfg_en	100.00	100.00	100.00			100.00
prim_mubi4_sync	100.00	100.00					100.00
prim_mubi4_sync	100.00						100.00
prim_mubi4_sync ( parameter NumCopies=2,AsyncOn=0,StabilityCheck=0,ResetValue=9 )	100.00	100.00
prim_mubi4_sync ( parameter NumCopies=3,AsyncOn=0,StabilityCheck=0,ResetValue=9 )	100.00	100.00
tlul_data_integ_enc
prim_reg_we_check
prim_buf
prim_flop
prim_flop_2sync
tb
prim_sec_anchor_buf