Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.ast_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	136358	1			T14	86		T15	29		T16	403
values[2]	9669	1			T15	3		T16	1		T53	2
values[3]	3820	1			T77	5		T81	12		T209	118
values[4]	2294	1			T77	3		T81	7		T209	65
values[5]	1583	1			T81	4		T209	34		T296	4
values[6]	1019	1			T81	7		T209	16		T296	1
values[7]	653	1			T81	6		T209	8		T296	1
values[8]	538	1			T81	9		T209	5		T296	1
values[9]	386	1			T81	4		T209	9		T296	6
values[10]	335	1			T81	23		T209	8		T296	11
values[11]	299	1			T81	6		T209	1		T296	5
values[12]	336	1			T81	4		T296	10		T84	1
values[13]	294	1			T81	5		T296	4		T84	1
values[14]	234	1			T81	10		T296	2		T84	1
values[15]	260	1			T81	4		T296	2		T84	1
values[16]	289	1			T81	5		T296	3		T84	1
values[17]	302	1			T81	4		T296	4		T84	1
values[18]	248	1			T81	11		T296	1		T84	1
values[19]	250	1			T81	5		T296	1		T84	1
values[20]	226	1			T81	5		T296	2		T84	1
values[21]	268	1			T81	3		T296	3		T84	1
values[22]	263	1			T81	5		T296	1		T84	1
values[23]	267	1			T81	5		T296	2		T84	1
values[24]	241	1			T81	14		T296	1		T84	1
values[25]	256	1			T81	5		T296	2		T84	1
values[26]	265	1			T81	9		T296	4		T84	1
values[27]	292	1			T81	4		T296	7		T84	1
values[28]	309	1			T81	14		T296	3		T84	1
values[29]	283	1			T81	18		T296	3		T84	1
values[30]	259	1			T81	8		T296	5		T84	1
values[31]	265	1			T81	10		T296	11		T84	1
values[32]	205	1			T81	3		T296	4		T84	1
values[33]	203	1			T81	3		T296	1		T84	1
values[34]	209	1			T81	7		T296	4		T84	1
values[35]	283	1			T81	8		T296	9		T84	2
values[36]	310	1			T81	4		T296	2		T84	1
values[37]	245	1			T81	5		T296	2		T84	1
values[38]	232	1			T81	2		T296	1		T84	1
values[39]	233	1			T81	6		T296	2		T84	1
values[40]	247	1			T81	5		T296	4		T84	1
values[41]	238	1			T81	5		T296	1		T84	1
values[42]	234	1			T81	4		T296	2		T84	1
values[43]	250	1			T81	8		T296	7		T84	1
values[44]	236	1			T81	3		T296	3		T84	1
values[45]	195	1			T81	16		T296	2		T84	1
values[46]	220	1			T81	12		T296	2		T84	1
values[47]	234	1			T81	10		T296	3		T84	1
values[48]	232	1			T81	5		T296	3		T84	1
values[49]	210	1			T81	6		T296	3		T84	1
values[50]	194	1			T81	9		T296	6		T84	1
values[51]	207	1			T81	4		T296	1		T84	1
values[52]	200	1			T81	11		T296	2		T84	1
values[53]	189	1			T81	5		T296	2		T84	1
values[54]	200	1			T81	25		T296	3		T84	1
values[55]	193	1			T81	16		T296	6		T84	1
values[56]	188	1			T81	2		T296	3		T84	1
values[57]	153	1			T81	4		T296	5		T84	1
values[58]	147	1			T81	3		T296	4		T84	1
values[59]	175	1			T81	4		T296	6		T84	1
values[60]	159	1			T81	6		T296	5		T84	1
values[61]	203	1			T81	8		T296	4		T84	1
values[62]	162	1			T81	2		T296	18		T84	1
values[63]	134	1			T81	3		T296	26		T84	1
values[64]	150	1			T81	4		T296	30		T84	1
values[65]	148	1			T81	4		T296	8		T84	1
values[66]	170	1			T81	2		T84	1		T168	15
values[67]	146	1			T84	1		T168	8		T291	9
values[68]	119	1			T84	1		T168	2		T291	3
values[69]	137	1			T84	1		T168	1		T291	6
values[70]	99	1			T84	1		T168	2		T291	4
values[71]	72	1			T84	1		T168	5		T291	3
values[72]	106	1			T84	1		T168	11		T291	4
values[73]	84	1			T84	1		T168	8		T291	2
values[74]	68	1			T84	1		T168	3		T297	1
values[75]	77	1			T84	1		T168	1		T297	1
values[76]	71	1			T84	1		T168	3		T297	1
values[77]	60	1			T84	1		T168	1		T297	1
values[78]	71	1			T84	1		T168	8		T297	1
values[79]	61	1			T84	1		T168	5		T297	1
values[80]	71	1			T84	1		T168	11		T297	1
values[81]	67	1			T84	1		T168	8		T297	1
values[82]	67	1			T84	1		T168	4		T297	1
values[83]	55	1			T84	1		T168	8		T297	1
values[84]	52	1			T84	1		T168	7		T297	1
values[85]	45	1			T84	1		T168	4		T297	1
values[86]	38	1			T84	1		T168	1		T297	1
values[87]	39	1			T84	1		T168	1		T297	1
values[88]	52	1			T84	2		T168	4		T297	1
values[89]	47	1			T84	2		T168	2		T297	1
values[90]	72	1			T84	1		T168	1		T297	1
values[91]	71	1			T84	1		T168	6		T297	1
values[92]	71	1			T84	6		T168	3		T297	1
values[93]	57	1			T84	4		T168	1		T297	1
values[94]	75	1			T84	4		T168	2		T297	1
values[95]	57	1			T84	1		T168	5		T297	1
values[96]	72	1			T84	2		T168	1		T297	1
values[97]	56	1			T84	3		T168	3		T297	1
values[98]	53	1			T84	3		T168	3		T297	1
values[99]	58	1			T84	6		T168	4		T297	1
values[100]	73	1			T84	2		T168	1		T297	1
values[101]	62	1			T84	1		T168	1		T297	2
values[102]	71	1			T84	1		T168	2		T297	5
values[103]	68	1			T84	4		T168	1		T297	2
values[104]	83	1			T84	2		T168	1		T297	1
values[105]	61	1			T84	2		T168	4		T297	2
values[106]	70	1			T84	3		T168	2		T297	1
values[107]	67	1			T84	2		T168	5		T297	3
values[108]	67	1			T84	2		T168	3		T297	4
values[109]	79	1			T84	3		T168	3		T297	2
values[110]	70	1			T84	3		T168	4		T297	6
values[111]	81	1			T84	3		T168	5		T297	7
values[112]	84	1			T84	1		T168	2		T297	7
values[113]	57	1			T84	1		T168	3		T297	1
values[114]	69	1			T84	1		T168	6		T297	1
values[115]	68	1			T84	2		T168	1		T297	1
values[116]	66	1			T84	1		T168	2		T297	2
values[117]	72	1			T84	1		T168	9		T297	2
values[118]	70	1			T84	1		T168	2		T297	1
values[119]	64	1			T84	5		T168	3		T297	1
values[120]	63	1			T84	3		T168	3		T297	1
values[121]	66	1			T84	1		T168	8		T297	1
values[122]	63	1			T84	1		T168	3		T297	1
values[123]	79	1			T84	9		T168	5		T297	1
values[124]	69	1			T84	3		T168	3		T297	3
values[125]	77	1			T84	3		T168	5		T297	4
values[126]	109	1			T84	1		T168	5		T297	1
values[127]	792	1			T84	22		T168	7		T297	17
values[128]	7750	1			T84	311		T168	2		T297	298