Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	130822	1			T14	74		T15	33		T16	412
values[2]	8953	1			T15	1		T31	2		T53	2
values[3]	3543	1			T72	1		T77	5		T87	1
values[4]	2091	1			T77	5		T81	8		T69	9
values[5]	1384	1			T77	4		T81	3		T321	1
values[6]	1026	1			T77	14		T81	4		T321	4
values[7]	718	1			T81	6		T321	4		T296	1
values[8]	601	1			T81	9		T321	3		T67	12
values[9]	431	1			T81	10		T321	1		T67	8
values[10]	367	1			T81	8		T321	2		T67	2
values[11]	342	1			T81	17		T321	2		T62	17
values[12]	304	1			T81	17		T321	4		T62	10
values[13]	286	1			T81	2		T321	1		T62	10
values[14]	227	1			T81	4		T321	1		T62	4
values[15]	272	1			T81	13		T321	2		T62	6
values[16]	235	1			T81	6		T321	3		T62	3
values[17]	232	1			T81	5		T321	2		T62	4
values[18]	258	1			T81	3		T321	3		T62	8
values[19]	240	1			T81	13		T321	1		T62	4
values[20]	213	1			T81	3		T321	2		T62	9
values[21]	218	1			T81	8		T321	1		T62	6
values[22]	200	1			T81	8		T321	7		T62	11
values[23]	233	1			T81	18		T321	3		T62	9
values[24]	230	1			T81	9		T321	2		T62	9
values[25]	219	1			T81	5		T321	4		T62	12
values[26]	229	1			T81	4		T321	3		T62	8
values[27]	204	1			T81	2		T321	1		T62	7
values[28]	225	1			T81	4		T321	1		T62	3
values[29]	187	1			T81	3		T321	2		T62	6
values[30]	206	1			T81	9		T321	3		T62	12
values[31]	236	1			T81	6		T321	4		T62	9
values[32]	205	1			T81	5		T321	4		T62	9
values[33]	227	1			T81	14		T321	2		T62	7
values[34]	245	1			T81	6		T321	2		T62	2
values[35]	258	1			T81	3		T321	7		T62	12
values[36]	272	1			T81	6		T321	13		T62	5
values[37]	222	1			T81	6		T321	11		T62	3
values[38]	250	1			T81	7		T321	2		T62	3
values[39]	256	1			T81	3		T321	2		T62	5
values[40]	243	1			T81	7		T321	6		T62	4
values[41]	225	1			T81	3		T321	3		T62	4
values[42]	208	1			T81	2		T321	8		T62	6
values[43]	232	1			T81	17		T321	7		T62	6
values[44]	216	1			T81	12		T321	5		T62	6
values[45]	202	1			T81	10		T321	3		T62	5
values[46]	193	1			T81	10		T321	5		T62	3
values[47]	213	1			T81	6		T321	2		T62	9
values[48]	220	1			T81	3		T321	1		T62	3
values[49]	205	1			T81	3		T321	2		T62	7
values[50]	246	1			T81	3		T321	7		T62	11
values[51]	224	1			T81	6		T321	7		T62	8
values[52]	209	1			T81	6		T321	3		T62	8
values[53]	219	1			T81	11		T321	3		T62	5
values[54]	172	1			T81	10		T321	2		T62	5
values[55]	220	1			T81	4		T321	4		T62	6
values[56]	186	1			T81	18		T321	1		T62	5
values[57]	220	1			T81	6		T321	2		T62	4
values[58]	219	1			T81	17		T321	1		T62	7
values[59]	206	1			T81	9		T321	2		T62	11
values[60]	218	1			T81	3		T321	1		T62	8
values[61]	185	1			T81	5		T321	3		T62	10
values[62]	162	1			T81	6		T321	1		T62	10
values[63]	177	1			T81	7		T321	2		T62	18
values[64]	160	1			T81	9		T321	4		T62	24
values[65]	175	1			T81	16		T321	4		T62	20
values[66]	173	1			T81	3		T321	2		T62	8
values[67]	133	1			T81	6		T321	9		T62	28
values[68]	138	1			T81	5		T321	14		T62	13
values[69]	108	1			T81	18		T321	6		T62	7
values[70]	105	1			T81	4		T321	9		T62	6
values[71]	79	1			T321	6		T62	6		T292	6
values[72]	86	1			T321	5		T62	19		T292	13
values[73]	68	1			T321	3		T62	13		T292	5
values[74]	78	1			T321	2		T62	9		T292	7
values[75]	90	1			T321	9		T62	12		T320	9
values[76]	78	1			T321	9		T62	7		T320	14
values[77]	73	1			T321	5		T62	9		T320	12
values[78]	67	1			T321	6		T62	8		T320	11
values[79]	72	1			T321	15		T62	16		T320	4
values[80]	61	1			T321	4		T62	8		T320	2
values[81]	51	1			T321	7		T62	2		T320	3
values[82]	43	1			T321	2		T62	2		T320	2
values[83]	44	1			T321	13		T62	6		T320	1
values[84]	58	1			T321	10		T62	9		T320	1
values[85]	79	1			T321	16		T62	26		T320	3
values[86]	55	1			T321	2		T62	8		T320	3
values[87]	54	1			T321	4		T62	7		T320	6
values[88]	64	1			T321	4		T62	8		T320	4
values[89]	64	1			T321	1		T62	10		T320	1
values[90]	45	1			T321	4		T62	3		T320	3
values[91]	51	1			T321	3		T62	3		T320	4
values[92]	63	1			T321	10		T62	5		T320	6
values[93]	51	1			T321	9		T62	5		T320	3
values[94]	74	1			T321	4		T62	7		T320	4
values[95]	79	1			T321	9		T62	5		T320	6
values[96]	48	1			T321	1		T62	1		T320	3
values[97]	59	1			T321	4		T62	5		T320	4
values[98]	56	1			T62	2		T320	1		T336	8
values[99]	66	1			T62	8		T320	4		T336	5
values[100]	65	1			T62	9		T320	2		T336	3
values[101]	54	1			T62	3		T320	2		T336	7
values[102]	40	1			T62	2		T320	1		T336	3
values[103]	42	1			T320	3		T336	5		T318	1
values[104]	51	1			T320	1		T336	6		T318	8
values[105]	58	1			T320	4		T336	8		T318	1
values[106]	63	1			T320	9		T336	8		T318	1
values[107]	64	1			T320	5		T336	7		T318	4
values[108]	58	1			T320	2		T336	5		T318	3
values[109]	59	1			T320	7		T336	10		T318	2
values[110]	40	1			T320	4		T336	6		T318	3
values[111]	46	1			T320	11		T336	10		T318	1
values[112]	47	1			T320	5		T336	2		T318	1
values[113]	59	1			T320	2		T336	4		T318	9
values[114]	65	1			T320	5		T336	7		T318	3
values[115]	49	1			T320	2		T336	2		T318	1
values[116]	49	1			T320	5		T336	3		T318	1
values[117]	43	1			T320	4		T336	6		T318	1
values[118]	47	1			T320	1		T336	8		T318	3
values[119]	43	1			T320	2		T336	6		T318	4
values[120]	48	1			T320	1		T336	4		T318	3
values[121]	42	1			T320	1		T336	3		T318	2
values[122]	45	1			T320	5		T336	1		T318	1
values[123]	47	1			T320	1		T336	3		T318	2
values[124]	62	1			T320	5		T336	4		T318	1
values[125]	74	1			T320	8		T336	4		T318	1
values[126]	124	1			T320	24		T336	13		T318	2
values[127]	591	1			T320	60		T336	20		T318	29
values[128]	4040	1			T320	24		T336	4		T318	329