Group : tl_agent_pkg::max_outstanding_cg::SHAPE{max_outstanding=64}
dashboard | hierarchy | modlist | groups | tests | asserts

Group : tl_agent_pkg::max_outstanding_cg::SHAPE{max_outstanding=64}
SCOREINSTANCESWEIGHTGOALAT LEASTPER INSTANCEAUTO BIN MAXPRINT MISSING
100.00 100.00 1 100 1 1 64 64


Source File(s) :
/workspace/default/sim-vcs/../src/lowrisc_dv_tl_agent_0/tl_agent_cov.sv

3 Instances:
NAMESCOREWEIGHTGOALAT LEASTAUTO BIN MAXPRINT MISSING
tl_agent_pkg.uvm_test_top.env.rv_core_ibex__cored_agent.cov::m_max_outstanding_cg 100.00 1 100 1 64 64
tl_agent_pkg.uvm_test_top.env.rv_core_ibex__corei_agent.cov::m_max_outstanding_cg 100.00 1 100 1 64 64
tl_agent_pkg.uvm_test_top.env.rv_dm__sba_agent.cov::m_max_outstanding_cg 100.00 1 100 1 64 64



Group Instance : tl_agent_pkg.uvm_test_top.env.rv_core_ibex__cored_agent.cov::m_max_outstanding_cg
SCOREWEIGHTGOALAT LEASTAUTO BIN MAXPRINT MISSING
100.00 1 100 1 64 64



Summary for Group Instance tl_agent_pkg.uvm_test_top.env.rv_core_ibex__cored_agent.cov::m_max_outstanding_cg

CATEGORYEXPECTEDUNCOVEREDCOVEREDPERCENT
Variables 64 0 64 100.00


Variables for Group Instance tl_agent_pkg.uvm_test_top.env.rv_core_ibex__cored_agent.cov::m_max_outstanding_cg
VARIABLEEXPECTEDUNCOVEREDCOVEREDPERCENTGOALWEIGHTAT LEASTAUTO BIN MAXCOMMENT
cp_num_of_outstanding 64 0 64 100.00 100 1 1 0


Group Instance : tl_agent_pkg.uvm_test_top.env.rv_core_ibex__corei_agent.cov::m_max_outstanding_cg
SCOREWEIGHTGOALAT LEASTAUTO BIN MAXPRINT MISSING
100.00 1 100 1 64 64



Summary for Group Instance tl_agent_pkg.uvm_test_top.env.rv_core_ibex__corei_agent.cov::m_max_outstanding_cg

CATEGORYEXPECTEDUNCOVEREDCOVEREDPERCENT
Variables 64 0 64 100.00


Variables for Group Instance tl_agent_pkg.uvm_test_top.env.rv_core_ibex__corei_agent.cov::m_max_outstanding_cg
VARIABLEEXPECTEDUNCOVEREDCOVEREDPERCENTGOALWEIGHTAT LEASTAUTO BIN MAXCOMMENT
cp_num_of_outstanding 64 0 64 100.00 100 1 1 0


Group Instance : tl_agent_pkg.uvm_test_top.env.rv_dm__sba_agent.cov::m_max_outstanding_cg
SCOREWEIGHTGOALAT LEASTAUTO BIN MAXPRINT MISSING
100.00 1 100 1 64 64



Summary for Group Instance tl_agent_pkg.uvm_test_top.env.rv_dm__sba_agent.cov::m_max_outstanding_cg

CATEGORYEXPECTEDUNCOVEREDCOVEREDPERCENT
Variables 64 0 64 100.00


Variables for Group Instance tl_agent_pkg.uvm_test_top.env.rv_dm__sba_agent.cov::m_max_outstanding_cg
VARIABLEEXPECTEDUNCOVEREDCOVEREDPERCENTGOALWEIGHTAT LEASTAUTO BIN MAXCOMMENT
cp_num_of_outstanding 64 0 64 100.00 100 1 1 0


Summary for Variable cp_num_of_outstanding

CATEGORYEXPECTEDUNCOVEREDCOVEREDPERCENT
User Defined Bins 64 0 64 100.00


User Defined Bins for cp_num_of_outstanding

Bins
NAMECOUNTAT LEASTSTATUSTESTCOUNTTESTCOUNTTESTCOUNT
values[1] 3692457 1 T79 20 T80 8 T81 885
values[2] 751088 1 T79 18 T80 8 T81 234
values[3] 105062 1 T79 18 T80 8 T81 14
values[4] 56257 1 T79 18 T80 8 T86 1
values[5] 37338 1 T79 18 T80 8 T84 124
values[6] 27000 1 T79 18 T80 8 T84 121
values[7] 21474 1 T79 18 T80 8 T84 103
values[8] 18299 1 T79 18 T80 8 T84 58
values[9] 16088 1 T79 18 T80 8 T84 32
values[10] 14993 1 T79 18 T80 8 T84 22
values[11] 13743 1 T79 18 T80 8 T84 21
values[12] 13172 1 T79 18 T80 8 T84 23
values[13] 12519 1 T79 18 T80 8 T84 20
values[14] 11680 1 T79 19 T80 8 T84 26
values[15] 11118 1 T79 18 T80 8 T84 30
values[16] 11111 1 T79 18 T80 8 T84 9
values[17] 10861 1 T79 18 T80 8 T84 9
values[18] 10207 1 T79 18 T80 8 T84 8
values[19] 10048 1 T79 18 T80 8 T84 17
values[20] 9556 1 T79 19 T80 8 T84 10
values[21] 9244 1 T79 18 T80 8 T84 13
values[22] 8722 1 T79 19 T80 8 T84 19
values[23] 8799 1 T79 18 T80 8 T84 33
values[24] 8443 1 T79 18 T80 8 T84 23
values[25] 7851 1 T79 18 T80 8 T84 13
values[26] 7696 1 T79 18 T80 8 T84 12
values[27] 7218 1 T79 19 T80 8 T84 8
values[28] 6812 1 T79 18 T80 8 T84 21
values[29] 6657 1 T79 18 T80 8 T84 16
values[30] 6201 1 T79 18 T80 8 T84 18
values[31] 5792 1 T79 18 T80 9 T84 12
values[32] 5330 1 T79 18 T80 8 T84 8
values[33] 4868 1 T79 19 T80 8 T84 10
values[34] 4680 1 T79 18 T80 8 T84 5
values[35] 4290 1 T79 18 T80 8 T84 9
values[36] 3994 1 T79 18 T80 8 T84 10
values[37] 3823 1 T79 19 T80 8 T84 13
values[38] 3649 1 T79 18 T80 8 T84 10
values[39] 3402 1 T79 18 T80 8 T84 19
values[40] 3322 1 T79 18 T80 9 T84 11
values[41] 3311 1 T79 18 T80 8 T84 7
values[42] 3290 1 T79 19 T80 8 T84 14
values[43] 3161 1 T79 18 T80 8 T84 8
values[44] 3013 1 T79 19 T80 8 T84 6
values[45] 2875 1 T79 18 T80 8 T84 9
values[46] 2803 1 T79 18 T80 8 T84 9
values[47] 2851 1 T79 18 T80 8 T84 21
values[48] 2855 1 T79 18 T80 9 T84 21
values[49] 2804 1 T79 18 T80 8 T84 10
values[50] 2747 1 T79 18 T80 8 T84 9
values[51] 2757 1 T79 18 T80 8 T84 12
values[52] 2657 1 T79 19 T80 8 T84 33
values[53] 2542 1 T79 18 T80 8 T84 10
values[54] 2473 1 T79 18 T80 8 T84 7
values[55] 2472 1 T79 18 T80 8 T84 7
values[56] 2418 1 T79 18 T80 8 T84 8
values[57] 2389 1 T79 19 T80 8 T84 6
values[58] 2358 1 T79 18 T80 8 T84 7
values[59] 2341 1 T79 18 T80 8 T84 14
values[60] 2398 1 T79 18 T80 8 T84 9
values[61] 2620 1 T79 20 T80 9 T84 8
values[62] 3824 1 T79 18 T80 8 T84 29
values[63] 10805 1 T79 19 T80 8 T84 89
values[64] 229466 1 T79 3272 T80 1386 T84 313


Summary for Variable cp_num_of_outstanding

CATEGORYEXPECTEDUNCOVEREDCOVEREDPERCENT
User Defined Bins 64 0 64 100.00


User Defined Bins for cp_num_of_outstanding

Bins
NAMECOUNTAT LEASTSTATUSTESTCOUNTTESTCOUNTTESTCOUNT
values[1] 4736418 1 T79 2762 T80 1143 T81 1020
values[2] 815666 1 T79 809 T80 360 T81 223
values[3] 82550 1 T79 231 T80 100 T81 31
values[4] 14414 1 T79 63 T80 35 T81 1
values[5] 5257 1 T79 18 T80 12 T86 1
values[6] 3335 1 T79 8 T80 2 T86 1
values[7] 2440 1 T79 2 T80 1 T84 3
values[8] 1994 1 T79 1 T80 1 T84 1
values[9] 1906 1 T79 1 T80 1 T84 2
values[10] 1722 1 T79 1 T80 1 T84 11
values[11] 1553 1 T79 1 T80 1 T84 5
values[12] 1371 1 T79 1 T80 1 T84 4
values[13] 1324 1 T79 1 T80 1 T84 3
values[14] 1183 1 T79 1 T80 1 T84 1
values[15] 1201 1 T79 1 T80 1 T84 1
values[16] 1101 1 T79 1 T80 1 T84 4
values[17] 1112 1 T79 1 T80 1 T84 1
values[18] 995 1 T79 1 T80 1 T84 3
values[19] 917 1 T79 1 T80 1 T84 1
values[20] 941 1 T79 1 T80 1 T84 1
values[21] 930 1 T79 1 T80 1 T84 1
values[22] 873 1 T79 1 T80 1 T84 1
values[23] 801 1 T79 1 T80 1 T84 1
values[24] 805 1 T79 1 T80 1 T84 1
values[25] 754 1 T79 2 T80 1 T84 2
values[26] 698 1 T79 1 T80 1 T84 1
values[27] 687 1 T79 1 T80 1 T84 4
values[28] 648 1 T79 1 T80 1 T84 4
values[29] 584 1 T79 1 T80 1 T84 5
values[30] 587 1 T79 1 T80 1 T84 4
values[31] 616 1 T79 1 T80 1 T84 5
values[32] 610 1 T79 1 T80 1 T84 5
values[33] 617 1 T79 1 T80 1 T84 8
values[34] 598 1 T79 1 T80 1 T84 2
values[35] 585 1 T79 1 T80 1 T84 1
values[36] 553 1 T79 1 T80 1 T84 1
values[37] 551 1 T79 1 T80 1 T84 1
values[38] 533 1 T79 1 T80 1 T84 1
values[39] 513 1 T79 1 T80 1 T84 1
values[40] 514 1 T79 1 T80 1 T84 2
values[41] 468 1 T79 1 T80 1 T84 2
values[42] 463 1 T79 1 T80 1 T84 1
values[43] 465 1 T79 1 T80 1 T84 1
values[44] 469 1 T79 1 T80 1 T84 2
values[45] 460 1 T79 1 T80 1 T84 1
values[46] 493 1 T79 1 T80 1 T84 1
values[47] 453 1 T79 1 T80 1 T84 3
values[48] 492 1 T79 1 T80 1 T84 2
values[49] 478 1 T79 1 T80 1 T84 2
values[50] 446 1 T79 1 T80 1 T84 1
values[51] 467 1 T79 1 T80 1 T84 1
values[52] 470 1 T79 1 T80 1 T84 1
values[53] 431 1 T79 1 T80 1 T84 1
values[54] 414 1 T79 1 T80 1 T84 4
values[55] 400 1 T79 2 T80 1 T84 2
values[56] 392 1 T79 1 T80 1 T84 1
values[57] 410 1 T79 1 T80 1 T84 3
values[58] 421 1 T79 1 T80 1 T84 5
values[59] 411 1 T79 1 T80 1 T84 6
values[60] 390 1 T79 1 T80 1 T84 4
values[61] 415 1 T79 1 T80 1 T84 4
values[62] 672 1 T79 1 T80 1 T84 7
values[63] 2836 1 T79 1 T80 2 T84 29
values[64] 28854 1 T79 196 T80 177 T84 57


Summary for Variable cp_num_of_outstanding

CATEGORYEXPECTEDUNCOVEREDCOVEREDPERCENT
User Defined Bins 64 0 64 100.00


User Defined Bins for cp_num_of_outstanding

Bins
NAMECOUNTAT LEASTSTATUSTESTCOUNTTESTCOUNTTESTCOUNT
values[1] 553067 1 T79 18 T80 8 T81 10
values[2] 2680775 1 T79 20 T80 8 T81 304
values[3] 1133695 1 T79 18 T80 8 T81 863
values[4] 147606 1 T79 18 T80 8 T81 30
values[5] 76804 1 T79 18 T80 8 T81 2
values[6] 50164 1 T79 19 T80 8 T84 322
values[7] 36060 1 T79 19 T80 8 T84 167
values[8] 28232 1 T79 18 T80 8 T84 110
values[9] 23700 1 T79 18 T80 8 T84 103
values[10] 20470 1 T79 19 T80 8 T84 84
values[11] 18287 1 T79 18 T80 8 T84 47
values[12] 17006 1 T79 18 T80 8 T84 20
values[13] 15652 1 T79 18 T80 8 T84 22
values[14] 14522 1 T79 18 T80 8 T84 17
values[15] 13946 1 T79 18 T80 8 T84 18
values[16] 13497 1 T79 18 T80 8 T84 16
values[17] 12830 1 T79 18 T80 9 T84 30
values[18] 12079 1 T79 18 T80 8 T84 36
values[19] 11718 1 T79 18 T80 8 T84 22
values[20] 11290 1 T79 18 T80 8 T84 25
values[21] 10774 1 T79 18 T80 8 T84 15
values[22] 10288 1 T79 18 T80 8 T84 16
values[23] 10113 1 T79 18 T80 8 T84 14
values[24] 10042 1 T79 18 T80 8 T84 19
values[25] 9405 1 T79 18 T80 8 T84 22
values[26] 8916 1 T79 18 T80 8 T84 29
values[27] 8460 1 T79 18 T80 8 T84 16
values[28] 7965 1 T79 18 T80 8 T84 18
values[29] 7565 1 T79 18 T80 8 T84 17
values[30] 6983 1 T79 18 T80 8 T84 21
values[31] 6703 1 T79 18 T80 8 T84 23
values[32] 6120 1 T79 18 T80 8 T84 28
values[33] 5705 1 T79 18 T80 8 T84 27
values[34] 5415 1 T79 18 T80 8 T84 25
values[35] 4934 1 T79 18 T80 8 T84 14
values[36] 4647 1 T79 18 T80 8 T84 13
values[37] 4264 1 T79 18 T80 8 T84 16
values[38] 4108 1 T79 18 T80 8 T84 15
values[39] 4048 1 T79 18 T80 8 T84 21
values[40] 3957 1 T79 18 T80 8 T84 22
values[41] 3803 1 T79 18 T80 8 T84 13
values[42] 3742 1 T79 18 T80 8 T84 13
values[43] 3644 1 T79 18 T80 8 T84 12
values[44] 3479 1 T79 18 T80 8 T84 15
values[45] 3353 1 T79 18 T80 8 T84 14
values[46] 3365 1 T79 19 T80 8 T84 17
values[47] 3240 1 T79 19 T80 9 T84 18
values[48] 3151 1 T79 18 T80 8 T84 11
values[49] 3067 1 T79 19 T80 8 T84 10
values[50] 3100 1 T79 19 T80 9 T84 18
values[51] 3060 1 T79 18 T80 9 T84 18
values[52] 2928 1 T79 18 T80 8 T84 19
values[53] 3028 1 T79 18 T80 8 T84 21
values[54] 3004 1 T79 18 T80 8 T84 19
values[55] 2777 1 T79 18 T80 8 T84 19
values[56] 2685 1 T79 18 T80 8 T84 24
values[57] 2719 1 T79 19 T80 8 T84 16
values[58] 2681 1 T79 19 T80 8 T84 12
values[59] 2714 1 T79 18 T80 8 T84 11
values[60] 2621 1 T79 18 T80 8 T84 17
values[61] 2735 1 T79 18 T80 8 T84 17
values[62] 3593 1 T79 18 T80 8 T84 30
values[63] 9086 1 T79 20 T80 8 T84 96
values[64] 219990 1 T79 3280 T80 1450 T84 236

0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%