Design Hierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
tb 99.24 100.00 96.18 100.00 100.00 100.00
dut 99.24 100.00 96.18 100.00 100.00 100.00
tlul_assert_device_adc_ctrl_aon 100.00 100.00 100.00 100.00
tlul_assert_device_alert_handler 100.00 100.00 100.00 100.00
tlul_assert_device_aon_timer_aon 100.00 100.00 100.00 100.00
tlul_assert_device_ast 100.00 100.00 100.00 100.00
tlul_assert_device_clkmgr_aon 100.00 100.00 100.00 100.00
tlul_assert_device_gpio 100.00 100.00 100.00 100.00
tlul_assert_device_i2c0 100.00 100.00 100.00 100.00
tlul_assert_device_i2c1 100.00 100.00 100.00 100.00
tlul_assert_device_i2c2 100.00 100.00 100.00 100.00
tlul_assert_device_lc_ctrl 100.00 100.00 100.00 100.00
tlul_assert_device_otp_ctrl__core 100.00 100.00 100.00 100.00
tlul_assert_device_otp_ctrl__prim 100.00 100.00 100.00 100.00
tlul_assert_device_pattgen 100.00 100.00 100.00 100.00
tlul_assert_device_pinmux_aon 100.00 100.00 100.00 100.00
tlul_assert_device_pwm_aon 100.00 100.00 100.00 100.00
tlul_assert_device_pwrmgr_aon 100.00 100.00 100.00 100.00
tlul_assert_device_rstmgr_aon 100.00 100.00 100.00 100.00
tlul_assert_device_rv_timer 100.00 100.00 100.00 100.00
tlul_assert_device_sensor_ctrl_aon 100.00 100.00 100.00 100.00
tlul_assert_device_spi_device 100.00 100.00 100.00 100.00
tlul_assert_device_sram_ctrl_ret_aon__ram 100.00 100.00 100.00 100.00
tlul_assert_device_sram_ctrl_ret_aon__regs 100.00 100.00 100.00 100.00
tlul_assert_device_sysrst_ctrl_aon 100.00 100.00 100.00 100.00
tlul_assert_device_uart0 100.00 100.00 100.00 100.00
tlul_assert_device_uart1 100.00 100.00 100.00 100.00
tlul_assert_device_uart2 100.00 100.00 100.00 100.00
tlul_assert_device_uart3 100.00 100.00 100.00 100.00
tlul_assert_host_main 100.00 100.00 100.00 100.00
u_s1n_28 98.94 100.00 95.74 100.00 100.00
fifo_h 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[0].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[10].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[11].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[12].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[13].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[14].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[15].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[16].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[17].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[18].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[19].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[1].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[20].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[21].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[22].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[23].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[24].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[25].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[26].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[2].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[3].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[4].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[5].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[6].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[7].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[8].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[9].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_err_resp.err_resp 100.00 100.00 100.00 100.00 100.00
u_intg_gen 100.00 100.00 100.00
gen_data_intg.u_tlul_data_integ_enc 100.00 100.00
u_data_gen 100.00 100.00
gen_rsp_intg.u_rsp_gen 100.00 100.00
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%