Design Hierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
tb 89.91 92.47 85.22 100.00 76.32 85.98 99.49
dut 89.91 92.47 85.22 100.00 76.32 85.98 99.49
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
hmac_csr_assert 100.00 100.00
intr_hw_fifo_empty 100.00 100.00 100.00 100.00 100.00
intr_hw_hmac_done 100.00 100.00 100.00 100.00 100.00
intr_hw_hmac_err 100.00 100.00 100.00 100.00 100.00
tlul_assert_device 100.00 100.00 100.00 100.00
u_hmac 90.06 95.33 80.11 100.00 84.81
u_msg_fifo 100.00 100.00 100.00 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00 100.00
u_packer 100.00 100.00 100.00 100.00 100.00
u_prim_sha2_512 70.73 80.49 53.67 76.00 72.77
gen_multimode_logic.u_prim_sha2_multimode 74.32 88.85 55.93 76.00 76.51
u_pad 66.04 85.00 47.69 66.67 64.79
u_reg 98.22 94.80 97.60 100.00 98.72 100.00
u_alert_test 100.00 100.00
u_cfg_digest_size 100.00 100.00
u_cfg_digest_swap 100.00 100.00
u_cfg_endian_swap 100.00 100.00
u_cfg_hmac_en 100.00 100.00
u_cfg_key_length 100.00 100.00
u_cfg_sha_en 100.00 100.00
u_chk 100.00 100.00 100.00 100.00
u_chk 100.00 100.00
u_tlul_data_integ_dec 100.00 100.00 100.00
u_data_chk 100.00 100.00
u_cmd_hash_continue 100.00 100.00
u_cmd_hash_process 100.00 100.00
u_cmd_hash_start 100.00 100.00
u_cmd_hash_stop 100.00 100.00
u_digest_0 100.00 100.00
u_digest_1 100.00 100.00
u_digest_10 100.00 100.00
u_digest_11 100.00 100.00
u_digest_12 100.00 100.00
u_digest_13 100.00 100.00
u_digest_14 100.00 100.00
u_digest_15 100.00 100.00
u_digest_2 100.00 100.00
u_digest_3 100.00 100.00
u_digest_4 100.00 100.00
u_digest_5 100.00 100.00
u_digest_6 100.00 100.00
u_digest_7 100.00 100.00
u_digest_8 100.00 100.00
u_digest_9 100.00 100.00
u_err_code 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00
u_intr_enable_fifo_empty 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_hmac_done 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_hmac_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_state_fifo_empty 62.59 77.78 50.00 60.00
wr_en_data_arb 50.00 50.00
u_intr_state_hmac_done 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_hmac_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_test_fifo_empty 100.00 100.00
u_intr_test_hmac_done 100.00 100.00
u_intr_test_hmac_err 100.00 100.00
u_key_0 100.00 100.00
u_key_1 100.00 100.00
u_key_10 50.00 50.00
u_key_11 50.00 50.00
u_key_12 50.00 50.00
u_key_13 50.00 50.00
u_key_14 50.00 50.00
u_key_15 50.00 50.00
u_key_16 50.00 50.00
u_key_17 50.00 50.00
u_key_18 50.00 50.00
u_key_19 50.00 50.00
u_key_2 100.00 100.00
u_key_20 50.00 50.00
u_key_21 50.00 50.00
u_key_22 50.00 50.00
u_key_23 50.00 50.00
u_key_24 50.00 50.00
u_key_25 50.00 50.00
u_key_26 50.00 50.00
u_key_27 50.00 50.00
u_key_28 50.00 50.00
u_key_29 50.00 50.00
u_key_3 100.00 100.00
u_key_30 50.00 50.00
u_key_31 50.00 50.00
u_key_4 100.00 100.00
u_key_5 100.00 100.00
u_key_6 100.00 100.00
u_key_7 100.00 100.00
u_key_8 50.00 50.00
u_key_9 50.00 50.00
u_msg_length_lower 100.00 100.00
u_msg_length_upper 100.00 100.00
u_prim_reg_we_check 100.00 100.00 100.00
u_prim_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_prim_onehot_check 100.00 100.00
u_reg_if 99.69 100.00 98.75 100.00 100.00
u_err 100.00 100.00 100.00 100.00 100.00
u_rsp_intg_gen 100.00 100.00 100.00
u_rsp_intg_gen 100.00 100.00 100.00
gen_data_intg.u_tlul_data_integ_enc 100.00 100.00
u_data_gen 100.00 100.00
gen_rsp_intg.u_rsp_gen 100.00 100.00
u_socket 99.69 98.75 100.00 100.00 100.00
fifo_h 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[0].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[1].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
u_status_fifo_depth 100.00 100.00
u_status_fifo_empty 100.00 100.00
u_status_fifo_full 100.00 100.00
u_wipe_secret 100.00 100.00
u_tlul_adapter 88.74 94.06 88.04 80.25 92.59
u_err 100.00 100.00 100.00 100.00 100.00
u_reqfifo 91.36 95.00 87.10 83.33 100.00
gen_normal_fifo.u_fifo_cnt 81.58 92.00 80.00 72.73
u_rsp_gen 100.00 100.00 100.00
u_rspfifo 79.31 87.18 68.97 61.11 100.00
gen_normal_fifo.u_fifo_cnt 63.15 84.00 60.00 45.45
u_sram_byte 100.00 100.00
u_sramreqfifo 78.68 86.84 65.38 62.50 100.00
gen_normal_fifo.u_fifo_cnt 63.15 84.00 60.00 45.45
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%