Design Hierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
tb 97.68 98.90 96.41 100.00 93.04 97.75 100.00
dut 97.68 98.90 96.41 100.00 93.04 97.75 100.00
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
i2c_core 96.53 99.26 92.52 93.04 97.84 100.00
intr_hw_acq_overflow 100.00 100.00 100.00 100.00 100.00
intr_hw_acq_threshold 100.00 100.00 100.00 100.00 100.00
intr_hw_cmd_complete 100.00 100.00 100.00 100.00 100.00
intr_hw_fmt_threshold 100.00 100.00 100.00 100.00 100.00
intr_hw_host_timeout 100.00 100.00 100.00 100.00 100.00
intr_hw_nak 100.00 100.00 100.00 100.00 100.00
intr_hw_rx_overflow 100.00 100.00 100.00 100.00 100.00
intr_hw_rx_threshold 100.00 100.00 100.00 100.00 100.00
intr_hw_scl_interference 100.00 100.00 100.00 100.00 100.00
intr_hw_sda_interference 100.00 100.00 100.00 100.00 100.00
intr_hw_sda_unstable 100.00 100.00 100.00 100.00 100.00
intr_hw_stretch_timeout 100.00 100.00 100.00 100.00 100.00
intr_hw_tx_stretch 100.00 100.00 100.00 100.00 100.00
intr_hw_tx_threshold 100.00 100.00 100.00 100.00 100.00
intr_hw_unexp_stop 100.00 100.00 100.00 100.00 100.00
u_i2c_acqfifo 97.12 100.00 88.46 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00
u_i2c_fmtfifo 96.15 100.00 84.62 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00
u_i2c_fsm 97.18 99.28 96.28 93.04 97.29 100.00
u_i2c_rxfifo 96.15 100.00 84.62 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00
u_i2c_sync_scl 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_i2c_sync_sda 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_i2c_txfifo 95.19 100.00 80.77 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00
i2c_csr_assert 100.00 100.00
tlul_assert_device 100.00 100.00 100.00 100.00
u_reg 99.02 98.57 98.89 100.00 97.64 100.00
subtree...
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%