Design Hierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
tb 94.05 97.32 92.08 97.66 83.74 94.83 98.67
dut 94.05 97.32 92.08 97.66 83.74 94.83 98.67
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
i2c_core 90.96 96.37 87.24 83.74 92.72 94.74
intr_hw_acq_overflow 100.00 100.00 100.00 100.00 100.00
intr_hw_acq_threshold 100.00 100.00 100.00 100.00 100.00
intr_hw_cmd_complete 100.00 100.00 100.00 100.00 100.00
intr_hw_controller_halt 100.00 100.00 100.00 100.00 100.00
intr_hw_fmt_threshold 100.00 100.00 100.00 100.00 100.00
intr_hw_host_timeout 100.00 100.00 100.00 100.00 100.00
intr_hw_rx_overflow 100.00 100.00 100.00 100.00 100.00
intr_hw_rx_threshold 100.00 100.00 100.00 100.00 100.00
intr_hw_scl_interference 100.00 100.00 100.00 100.00 100.00
intr_hw_sda_interference 100.00 100.00 100.00 100.00 100.00
intr_hw_sda_unstable 100.00 100.00 100.00 100.00 100.00
intr_hw_stretch_timeout 100.00 100.00 100.00 100.00 100.00
intr_hw_tx_stretch 100.00 100.00 100.00 100.00 100.00
intr_hw_tx_threshold 100.00 100.00 100.00 100.00 100.00
intr_hw_unexp_stop 100.00 100.00 100.00 100.00 100.00
u_fifos 94.58 99.86 86.32 98.65 93.48
u_acq_fifo_sram_adapter 96.32 100.00 86.79 98.51 100.00
u_inp_buf 94.32 100.00 81.82 95.45 100.00
gen_normal_fifo.u_fifo_cnt 94.10 100.00 90.00 92.31
u_oup_buf 97.73 100.00 90.91 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00 100.00
u_sram_ptrs 100.00 100.00 100.00 100.00
u_fmt_fifo_sram_adapter 96.32 100.00 86.79 98.51 100.00
u_inp_buf 94.32 100.00 81.82 95.45 100.00
gen_normal_fifo.u_fifo_cnt 94.10 100.00 90.00 92.31
u_oup_buf 97.73 100.00 90.91 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00 100.00
u_sram_ptrs 100.00 100.00 100.00 100.00
u_ram_1p 98.96 95.83 100.00 100.00 100.00
u_mem 95.24 85.71 100.00 100.00
gen_generic.u_impl_generic 95.24 85.71 100.00 100.00
u_ram_arbiter 92.02 100.00 86.84 100.00 81.25
u_rx_fifo_sram_adapter 96.32 100.00 86.79 98.51 100.00
u_inp_buf 94.32 100.00 81.82 95.45 100.00
gen_normal_fifo.u_fifo_cnt 94.10 100.00 90.00 92.31
u_oup_buf 97.16 100.00 88.64 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00 100.00
u_sram_ptrs 100.00 100.00 100.00 100.00
u_tx_fifo_sram_adapter 95.70 100.00 84.28 98.51 100.00
u_inp_buf 94.32 100.00 81.82 95.45 100.00
gen_normal_fifo.u_fifo_cnt 94.10 100.00 90.00 92.31
u_oup_buf 97.16 100.00 88.64 100.00 100.00
gen_normal_fifo.u_fifo_cnt 100.00 100.00 100.00 100.00
u_sram_ptrs 100.00 100.00 100.00 100.00
u_i2c_controller_fsm 95.08 95.80 93.98 90.91 94.71 100.00
u_i2c_sync_scl 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_i2c_sync_sda 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_i2c_target_fsm 85.45 88.43 79.05 81.11 78.65 100.00
i2c_csr_assert 100.00 100.00
tlul_assert_device 100.00 100.00 100.00 100.00
u_reg 98.84 98.58 98.18 100.00 97.42 100.00
subtree...
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%